[發明專利]半導體晶體管器件及其制造方法

無效

• 申請號: 200810009910.0
• 申請日: 2008-02-13
• 公開（公告）號: CN101246901A
• 公開（公告）日: 2008-08-20
• 發明（設計）人: 李孟烈
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L21/331
• 代理公司: 北京銘碩知識產權代理有限公司
• 代理人: 郭鴻禧;常桂珍

本申請要求于2007年2月14日提交到韓國知識產權局的第2007-15390號韓國專利申請的優先權，該申請的內容通過引用全部包含于此。

?????????????????????????技術領域

本發明總地涉及半導體晶體管器件和一種制造所述半導體晶體管器件的方法，更具體地講，涉及一種具有多摻雜的漂移區的橫向絕緣柵雙極過渡式(LIGBT)絕緣體上硅(SOI)晶體管器件及其制造方法。

?????????????????????????背景技術

圖1是傳統的半導體晶體管器件10的剖視圖。參照圖1，半導體晶體管器件10包括第一N型雜質區1、第二N型雜質區8、第三N型雜質區6、第一P型雜質區5、第二P型雜質區7、第三P型雜質區9、場氧化物結構2、柵極絕緣體3和柵電極4。

第一N型雜質區1、第二N型雜質區8和第三N型雜質區6中的每個分別摻雜有相應的N型摻雜劑。例如，相應的N型摻雜劑可以是氮(N)、磷(P)、砷(As)、銻(Sb)或鉍(Bi)。此外，第一P型雜質區5、第二P型雜質區7和第三P型雜質區9中的每個分別摻雜有相應的P型摻雜劑。例如，相應的P型摻雜劑可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In)。

場氧化物結構2形成在第一N型雜質區1的表面。柵極絕緣體3形成在第一P型雜質區5和第一N型雜質區1的暴露部分上。柵極絕緣體3形成為從場氧化物結構2延伸到預定的距離。柵極絕緣體3可以由氧化硅組成。柵電極4形成在柵極絕緣體3和場氧化物結構2上。例如，柵電極4由導電材料(比如，摻雜的多晶硅)組成。

第一P型雜質區5形成在第一N型雜質區1的上部。柵極絕緣體3在具有第一P型雜質區5的半導體材料的表面處與第一P型雜質區5疊置。第三N型雜質區6和第二P型雜質區7相互接觸，并形成在第一P型雜質區5的表面上。此外，柵極絕緣體3與第三N型雜質區6的一部分疊置。

這里，第三N型雜質區6和第二P型雜質區7被第一P型雜質區5包圍。因此，第一N型雜質區1和第三N型雜質區6被第一P型雜質區5水平地分離。

第二N型雜質區8朝著第一N型雜質區1的上部形成，從而沿著與第三N型雜質區6的方向相反的方向從場氧化物結構2延伸。第三P型雜質區9形成在第二N型雜質區8的表面上。具體地講，第三P型雜質區9被第二N型雜質區8包圍。

這里，第一N型雜質區1具有第一摻雜劑濃度，第二N型雜質區8具有第二摻雜劑濃度，其中，第二摻雜劑濃度基本高于第一摻雜劑濃度。對于圖1中的半導體晶體管器件10，第三N型雜質區6和第二P型雜質區7形成源極，第三P型雜質區9形成漏極。

圖2是傳統的半導體晶體管器件10中的柵極絕緣體3和場氧化物結構2下方的N型摻雜劑的濃度的曲線圖。參照圖2，在場氧化物結構2下方的第一N型雜質區1中的N型摻雜劑的濃度基本為常量。

如圖3所示，申請人進行了仿真，該仿真示出了當在半導體晶體管器件10的源極和漏極之間以及在其柵電極4和源極之間施加工作電壓時在其中產生了相對大量的空穴的圖1的剖視圖中的區域“A”。其內產生有大量空穴的區域A設置在場氧化物結構2的下方，中請人意識到，區域A是由場氧化物結構2下方的濃度基本為常量的N型摻雜劑造成的。

當在源極和漏極之間以及在柵電極4和源極之間施加工作電壓時，在柵極絕緣體3下方產生的溝道內流動的電流會在場氧化物結構2的下方流動。這里，通過這些電子和原子之間的碰撞產生電子和空穴。由這些碰撞產生的空穴經過第一P型雜質區5移動到第二P型雜質區7，從而從第一P型雜質區5去除了空穴。

第一P型雜質區5具有電阻，當相對大量的空穴移動到第二P型雜質區7時，產生附加電流。這種電流的量與這些空穴的量基本成比例。因相對大量的空穴產生造成的電流增大會劣化半導體晶體管器件10的工作能力(operating?capacity)。

具體地講，半導體晶體管器件10作為P-N-P雙極結型晶體管來工作，其中，該P-N-P雙極結晶體管對應于第一P型雜質區5、第一N型雜質區1和第二N型雜質區8及第三P型雜質區9。然而，當產生附加電流時，由第三N型雜質區6、第一P型雜質區5和第一N型雜質區1形成的N-P-N晶體管會工作。

N-P-N晶體管的工作會迅速增大與第一P型雜質區5、第一N型雜質區1和第二N型雜質區8及第三P型雜質區9對應的P-N-P晶體管的電流，從而，降低了半導體晶體管器件10的擊穿電壓。因此，當產生相對大的附加電流時，半導體晶體管器件10的工作能力劣化。

?????????????????????????發明內容