[發明專利]集成電路與放電電路

有效

• 申請號: 200810005440.0
• 申請日: 2008-02-04
• 公開（公告）號: CN101504866A
• 公開（公告）日: 2009-08-12
• 發明（設計）人: 曾德彰;杜君毅;荒川秀貴;山崎恭治
• 申請（專利權）人: 力晶半導體股份有限公司
• 主分類號: G11C16/14
• 分類號: G11C16/14
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

1.?一種集成電路，包括：

一存儲器裝置，包括：

一存儲器單元；

一阱區電壓線，耦接至上述存儲器裝置的一阱區；

一第一極電壓線，耦接至上述存儲器單元的一第一第一極；以及

一第一電壓源，用于在一抹除階段時，供應一第一電壓至上述阱區電壓線，并于上述第一極電壓線耦合出一耦合電壓，其中上述第一電壓足以抹除上述存儲器單元中儲存的一數據；以及

一放電電路，用以在上述抹除階段結束后將上述阱區電壓線與上述第一極電壓線放電，上述放電電路包括：

一第一開關電路，耦接于上述阱區電壓線、上述第一極電壓線以及一第二電壓源之間，其中上述第二電壓源供應小于上述第一電壓與上述耦合電壓的一第二電壓；

一第二開關電路，耦接于上述第一開關電路與一參考位準之間，其中上述參考位準小于上述第一電壓；

一第一控制電壓源，耦接至上述第一開關電路，于一第一放電階段供應一第一控制電壓以導通上述第一開關電路，使得上述阱區電壓線與上述第一極電壓線耦接至上述第二電壓源；以及

一第二控制電壓源，耦接至上述第二開關電路，于一第二放電階段供應一第二控制電壓以導通上述第二開關電路，使得上述阱區電壓線與上述第一極電壓線耦接至上述參考位準。

2.?如權利要求1的集成電路，其中上述第一開關電路包括：

一第一晶體管，耦接至上述阱區電壓線，且具有一第一柵極；

一第二晶體管，耦接至上述第一極電壓線，且具有一第二柵極；以及

一第三晶體管，耦接至上述第二電壓源，且具有一第三柵極，其中上述第一柵極、上述第二柵極以及上述第三柵極分別耦接至上述第一控制電壓源，且上述第二開關電路與上述第一晶體管、上述第二晶體管以及上述第三晶體管耦接于一連接點。

3.?如權利要求2的集成電路，其中上述第二開關電路為一第四晶體管，耦接于上述連接點與上述參考位準之間，并具有一第四柵極耦接至上述第二控制電壓源。

4.?如權利要求2的集成電路，其中上述存儲器裝置還包括：

一位線，耦接至上述存儲器單元的一第一第二極；以及

一第五晶體管，具有耦接至一選擇電壓線的一第五柵極、耦接至上述位線的一第二第一極，以及耦接至一源漏極電壓線的一第二第二極，其中上述源漏極電壓線還耦接至上述連接點，并且上述選擇電壓線耦接至上述第一控制電壓源。

5.?如權利要求2的集成電路，其中在上述第一放電階段時，上述第一晶體管導通并產生自上述阱區電壓線流至上述連接點的一第一電流，上述第二晶體管導通并產生自上述第一極電壓線流至上述連接點的一第二電流，以及上述第三晶體管導通并產生自上述連接點流至上述第二電壓源的一第三電流。

6.?如權利要求3的集成電路，其中在上述第二放電階段時，上述第四晶體管導通并產生自上述連接點流至上述參考位準的一第四電流。

7.?如權利要求1的集成電路，其中上述第一控制電壓在上述第一放電階段與上述第二放電階段具有高邏輯位準，并且上述第二控制電壓在上述第一放電階段具有低邏輯位準而在上述第二放電階段具有高邏輯位準。

8.?如權利要求1的集成電路，其中上述第一控制電壓介于8V～17V之間。

9.?如權利要求4的集成電路，其中上述阱區電壓線、上述第一極電壓線、上述位線以及上述源漏極電壓線于上述第一放電階段具有介于上述第一電壓與上述參考位準的電壓位準，并且于上述第二放電階段具有約略等于上述參考位準的電壓位準。

10.?如權利要求1的集成電路，其中上述存儲器裝置為快閃存儲器。

11.?如權利要求4的集成電路，其中上述第五晶體管為一中電壓的MOS晶體管。