[發明專利]半導體元件及其制造方法及互補式半導體元件的制造方法

有效

• 申請號: 200810003886.X
• 申請日: 2008-01-28
• 公開（公告）號: CN101499423A
• 公開（公告）日: 2009-08-05
• 發明（設計）人: 車行遠
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/772;H01L29/78;H01L21/8238
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

技術領域

本發明有關于一種半導體元件及其制造方法，特別有關于一種包括高電阻區的半導體元件及其制造方法。?

背景技術

隨著半導體集成電路制造技術的發展，芯片中的元件數量不斷增加，元件的尺寸也因積集度的提升而不斷地縮小，如何在有限尺寸中，提高半導體元件的功能，乃成為此領域的開發重點之一。在設計例如高壓元件或閃存的半導體元件時，一般需要高電阻單元，但一般的晶體管沒有提供高電阻單元，因此造成電路設計的困難，如要特地于元件中制作高電阻單元，往往需要數道光刻工藝，造成元件制造成本提高。?

圖1A～圖1E顯示一習知互補式金屬-氧化層-半導體(complementary?metal?oxidesemiconductor，CMOS)元件的制作方法。首先請參照圖1A，提供一基底102，其包括一N阱區104和一P阱區106。一淺溝槽絕緣(shallow?trench?isolation，STI)108形成于基底102中，用以隔絕N阱區104和P阱區106。接著，形成一P型晶體管柵極110于基底102的N阱區104上，形成一N型晶體管柵極112于基底102的P阱區106上。后續，形成一光刻膠圖案114，遮蓋N阱區104，并進行一離子布植工藝，于P阱區106中形成N型晶體管輕摻雜漏極區(light?doped?drain，以下可簡稱LDD)109。后續請參照圖1B，移除上述光刻膠圖案114，形成另一光刻膠圖案116遮蓋P阱區106，其后進行另一離子布植工藝，于N阱區104中形成P型晶體管輕摻雜漏極區118。?

然后，請參照圖1C，移除光刻膠圖案116，于N型晶體管柵極112和P型晶體管柵極110的側壁上形成間隙壁120。接下來，請參照圖1D，形成一光刻膠圖案122，遮蓋N阱區104，后續，以N型晶體管柵極112和間隙壁120為掩膜，?進行一離子布植工藝，于P阱區106中形成N型晶體管源極/漏極區124。其后，請參照圖1E，移除光刻膠圖案122，形成一光刻膠圖案128，遮蓋P阱區106，后續，以P型晶體管柵極110和間隙壁120為掩膜，進行一離子布植工藝，于N阱區104中形成P型晶體管源極/漏極區126。?

此習知的CMOS元件所形成的摻雜區皆為低電阻的摻雜區，業界需要于元件中形成高電阻單元，供設計例如閃存或高壓元件等使用，并且形成高電阻單元所需要額外的黃光光刻工藝步驟越少越好，以控制產品的制造成本。?

發明內容

根據上述問題，本發明提供一種半導體元件的制造方法，及此方法所形成的元件，其所形成的高電阻區，可供設計元件使用，且所需要額外的黃光光刻工藝的數目相對較少。?

本發明提供一種半導體元件的制造方法。首先，形成一柵極于基底上，形成一掩膜層于柵極和基底上。其后，圖形化掩膜層，形成位于柵極兩側的間隙壁，并同時形成一布植掩膜。接著，以布植掩膜、間隙壁和柵極為掩膜，進行一第一布植工藝，于基底中形成源極/漏極區，移除布植掩膜和間隙壁。其后，進行一第二布植工藝，于基底中形成一輕摻雜漏極區和一電阻區。其中，所述電阻區的摻雜量較所述源極/漏極區低。?

本發明提供一種互補式半導體元件的制造方法。首先，提供一基底，包括一N阱區和一P阱區，形成一P型晶體管柵極于N阱區上，且形成一N型晶體管柵極于P阱區上。其后，形成一掩膜層于P型晶體管柵極、N型晶體管柵極和基底上，圖形化掩膜層，分別于P型晶體管柵極和N型晶體管柵極兩側形成間隙壁，并同時于N阱區和P阱區上形成布植掩膜。接著，以P阱區上的布植掩膜、間隙壁和N型晶體管柵極為掩膜，進行一第一布植工藝，形成N型晶體管源極/漏極區，并于后續步驟移除P阱區上的布植掩膜和間隙壁。進行一第二布植工藝，于P阱區中形成一N型晶體管輕摻雜漏極區和一N型晶體管電阻區。以N阱區上的布植掩膜、間隙壁和P型晶體管柵極為掩膜，進行一第三布植工藝，形?成P型晶體管源極/漏極區。然后，移除N阱區上的布植掩膜和間隙壁，進行一第四布植工藝，于N阱區中形成一P型晶體管輕摻雜漏極區和一P型晶體管電阻區。其中，所述N型晶體管電阻區的摻雜量較所述N型晶體管源極/漏極區低，且所述P型晶體管電阻區的摻雜量較所述P型晶體管源極/漏極區低。?

本發明實施例的半導體元件制造方法能夠形成電阻區供元件設計使用，而且所需額外黃光光刻工藝步驟相對較少，可降低元件的制造成本。?

附圖說明

圖1A～圖1E顯示一習知MOS元件的制作方法；?

圖2A～圖2E顯示本發明一實施例包括電阻區的MOS元件的制作方法；?