[發明專利]用于半導體集成電路設備的缺陷分析方法和缺陷分析系統

無效

• 申請號: 200810003193.0
• 申請日: 2008-01-15
• 公開（公告）號: CN101241770A
• 公開（公告）日: 2008-08-13
• 發明（設計）人: 李鐘弦
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C29/50
• 分類號: G11C29/50;G11C29/00
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 黃啟行;穆德駿

背景技術

關于靜態隨機存取存儲器(SRAM)的現有技術的缺陷分析方法的示例包括缺陷檢驗方法、物理分析方法、電氣屬性測量方法、電氣測試等。缺陷檢驗方法是如下方法，其中在制造的每個工藝過程中檢驗晶片的外觀，以檢查缺陷位置、尺寸等。物理分析方法是如下方法，其中在完成制造工藝之后通過物理地逆向處理晶片，更加直接地找到缺陷。現有技術的電氣測試是如下方法，其中在完成制造工藝之后測量SRAM單元的電氣屬性以找到缺陷位(defective?bit)的位置和成品率(例如，令人滿意的芯片與所有芯片或管芯的比率)。

在現有技術的SRAM中，缺陷區域可以是其中形成了多個缺陷位的區域。可以使用現有技術的缺陷檢驗方法和/或電氣測試分析缺陷區域。例如，使用缺陷檢驗方法可以獲得指出缺陷位置的缺陷數據，并且使用電氣測試可以確定指出缺陷區域位置的缺陷區域數據。這兩個數據可用于估計缺陷區域。

發明內容

示例性實施例可以更加容易地找到缺陷位的直接起因，減少半導體芯片的制造時間、成本和/或單位成本，并且/或者可以更加容易地執行缺陷分析。示例性實施例涉及用于半導體集成電路設備的缺陷分析方法和缺陷分析系統。

至少一個示例性實施例提供了一種缺陷分析方法。至少根據該示例性實施例，可以將具有相關性的缺陷和缺陷位的模擬特性存儲在數據庫中，并且可以定位第一晶片中的第一缺陷區域。可以測量第一缺陷區域中的缺陷位的模擬特性，并且可以比較測得的模擬特性和存儲在數據庫中的模擬特性，以確定引起第一缺陷區域的缺陷。

至少一個其他的示例性實施例提供了一種缺陷分析方法。至少根據該示例性實施例，通過在第一晶片上執行電氣測試，可以定位由多個缺陷SRAM單元形成的第一晶片中的第一缺陷區域。通過在第一缺陷區域上執行物理分析可以找到第一晶片中的缺陷。可以測量其位置與第一缺陷區域中的缺陷位置匹配的缺陷SRAM單元的模擬特性，并且可以驗證第一缺陷區域中的缺陷和第一缺陷區域中的缺陷SRAM單元的模擬特性之間是否存在相關性。可以將被定義為具有相關性的缺陷和模擬特性存儲在數據庫中。通過在第二晶片上執行電氣測試可以定位由缺陷SRAM單元形成的第二晶片中的第二缺陷區域，并且可以測量第二缺陷區域中的缺陷SRAM單元的模擬特性。通過比較第二缺陷區域中的SRAM單元的測得的模擬特性和存儲在數據庫中的模擬特性，可以確定引起第二缺陷區域的缺陷。

至少一個其他的示例性實施例提供了一種缺陷分析系統。至少根據該示例性實施例，缺陷分析系統可以包括被配置為存儲具有相關性的缺陷和模擬特性的數據庫。電氣測試儀可被配置為定位第一晶片中的第一缺陷區域。模擬特性測試儀可被配置為測量第一缺陷區域中的缺陷位的模擬特性，并且分析儀可被配置為通過比較測得的模擬特性和存儲在數據庫中的模擬特性，分析引起該缺陷的缺陷。

至少一個其他的示例性實施例提供了一種缺陷分析方法。至少根據該示例性實施例，可以將至少一個第一缺陷和至少一個相關聯的模擬特性存儲在數據庫中，并且可以定位第一晶片中的第一缺陷區域。可以測量該第一缺陷區域中的至少一個第一缺陷位的至少一個模擬特性，并且可以將該至少一個測得的模擬特性同至少一個存儲的模擬特性比較，以確定該至少一個第一缺陷是否是該至少一個第一缺陷區域的起因。

根據至少某些示例性實施例，可以定位第二晶片中的第二缺陷區域，并且可以確認第二缺陷區域中的至少一個第二缺陷位。可以測量該至少一個第二缺陷位的至少一個模擬特性，并且可以使該至少一個第二缺陷位和至少一個測得的模擬特性同至少一個第一缺陷相關聯。該至少一個第一缺陷和相關聯的至少一個測得的模擬特性可以存儲在數據庫中。

根據至少某些示例性實施例，可以建模指示至少一個第一缺陷的電路，并且基于通過對仿真建模電路獲得的模擬特性和關于至少一個第二缺陷位的至少一個測得的模擬特性進行比較，可以使該至少一個第一缺陷與該至少一個第二缺陷位相關聯。

根據至少某些示例性實施例，可以在第二晶片上執行電氣測試以確定至少一個第二缺陷位的位置。電氣測試可以在制造第二晶片之后執行。可以在制造第二晶片之后執行物理分析以確定至少一個第一缺陷的位置。基于該至少一個第一缺陷的位置和該至少一個第二缺陷位的位置，該至少一個第一缺陷可以與該至少一個第二缺陷位相關聯。可以測量具有與該至少一個第一缺陷的位置匹配的位置的至少一個第二缺陷位的模擬特性。在第二晶片的制造工藝過程中可以在第二晶片上執行缺陷檢驗以確定在第二晶片上形成的至少一個第一缺陷的位置。基于該至少一個第二第一的位置和該至少一個第二缺陷位的位置，該至少一個第一缺陷可以與該至少一個第二缺陷位相關聯。