[發(fā)明專利]存儲裝置及其操作方法

無效

• 申請?zhí)枺?/td>: 200810002760.0
• 申請日: 2008-01-16
• 公開（公告）號: CN101252021A
• 公開（公告）日: 2008-08-27
• 發(fā)明（設計）人: 王鍾鉉;金德柱;樸成勛;梁彰元
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/10;G11C16/06;G11C29/00
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 楊林森;楊紅梅

1.一種包括多電平單元MLC的存儲裝置，包括：

存儲單元陣列，其包括多個單元串，所述多個單元串分別連接到每個位線和共地線，其中為了對所述位線進行預充電在編程校驗期間對所述共地線預充電；

多個頁緩沖器，用于通過各個位線對存儲單元進行編程并讀取存儲在所述存儲單元中的數據；以及

校驗控制器，用于在對所述存儲單元進行編程校驗期間響應于第一控制信號而連接位線和所述頁緩沖器，使得所述頁緩沖器能夠確定存儲單元的編程狀態(tài)。

2.根據權利要求1所述的存儲裝置，其中，在對所述存儲單元陣列進行編程校驗時，對選擇的字線施加足以使具有MLC的閾值電壓電平中的最高閾值電壓的存儲單元導通的電壓。

3.根據權利要求1所述的存儲裝置，其中，在進行編程校驗時，將位線預充電到與選擇的字線的每個MLC的閾值電壓電平相對應的電壓。

4.根據權利要求1所述的存儲裝置，其中，所述多個頁緩沖器中的每一個包括：

預充電電路，其連接到感測節(jié)點并且被配置成對所述感測節(jié)點進行預充電；

感測部件，其連接到電源電壓，并且在所述感測節(jié)點的電壓電平改變時被驅動；以及

鎖存電路，其連接到所述感測部件，并且根據所述感測部件的操作改變其鎖存的數據。

5.根據權利要求4所述的存儲裝置，其中，所述校驗控制器包括連接在位線和所述感測節(jié)點之間的晶體管，并且根據位線預充電的電壓和第一控制信號的電壓電平來驅動所述晶體管。

6.根據權利要求5所述的存儲裝置，其中，當所述第一控制信號的電壓電平高于對位線進行預充電的電壓電平時所述晶體管導通。

7.根據權利要求4所述的存儲裝置，其中，所述頁緩沖器包括校驗模塊，所述校驗模塊連接到所述鎖存電路并且被配置成輸出編程校驗信號。

8.根據權利要求5所述的存儲裝置，其中，所述第一控制信號針對具有第一到第n電平的閾值電壓的MLC控制第一到第n-1電平的電壓電平順序升高。

9.根據權利要求8所述的存儲裝置，其中，當所述第一到第n-1電平的電壓電平順序增大時，按照MLC的閾值電壓電平下降的順序執(zhí)行校驗。

10.根據權利要求1所述的存儲裝置，其中，所述多個頁緩沖器中的每一個包括：

預充電電路，其連接到感測節(jié)點并且被配置成對所述感測節(jié)點進行預充電；

反相部件，用于反相并輸出所述感測節(jié)點的電壓電平；

感測模塊，其根據所述反相部件的輸出被驅動；以及

鎖存電路，其連接到所述感測模塊并且根據所述感測模塊的操作來改變其鎖存的數據。

11.根據權利要求10所述的存儲裝置，其中，所述反相部件響應于第二控制信號執(zhí)行反相操作。

12.根據權利要求10所述的存儲裝置，其中，所述頁緩沖器包括校驗模塊，所述校驗模塊連接到所述鎖存電路并且被配置成輸出編程校驗信號。

13.一種包括多電平單元MLC的存儲裝置，包括：

存儲單元陣列，其包括多個單元串，所述多個單元串分別連接到每個位線和共地線，其中為了對所述位線進行預充電在編程校驗期間對共地線進行預充電；以及

頁緩沖器，用于通過各個位線將數據編程到MLC中或者改變位線選擇信號的電壓電平，從而校驗存儲單元的編程狀態(tài)。

14.根據權利要求13所述的存儲裝置，其中，在對所述存儲單元陣列進行編程校驗時，對選擇的字線施加足以使具有MLC的閾值電壓電平中的最高閾值電壓的存儲單元導通的電壓。

15.根據權利要求13所述的存儲裝置，其中，在進行編程校驗時，將位線預充電到與選擇的字線的每個MLC的閾值電壓電平相對應的電壓。

16.根據權利要求13所述的存儲裝置，其中，所述頁緩沖器包括：

位線選擇晶體管，其連接在位線和感測節(jié)點之間并且響應于位線選擇信號而被驅動；

預充電電路，其連接到感測節(jié)點并且被配置成對所述感測節(jié)點進行預充電；

感測部件，其連接到電源電壓，并且當所述感測節(jié)點的電壓電平改變時被驅動；以及

鎖存電路，其連接到所述感測部件，并且根據所述感測部件的操作改變其鎖存的數據。