[發明專利]形成半導體器件的精細圖案的方法

無效

• 申請號: 200810000680.1
• 申請日: 2008-01-14
• 公開（公告）號: CN101299408A
• 公開（公告）日: 2008-11-05
• 發明（設計）人: 卜喆圭;潘槿道
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033;H01L21/311
• 代理公司: 北京天昊聯合知識產權代理有限公司
• 代理人: 顧紅霞;張天舒

技術領域

本發明整體涉及形成半導體器件的精細圖案的方法。

背景技術

隨著例如計算機等信息媒體的普及，半導體器件技術已經得到快速地發展。半導體器件需要高速操作且需要具有高的存儲容量。結果，需要制造出具有更高集成度、可靠度和數據存取特性的高容量半導體存儲元件。

為了提高器件的集成度，已經發展出光刻技術以形成精細圖案。光刻技術包括使用諸如ArF(193nm)和VUV(157nm)等化學增幅型深紫外光(DUV)光源的曝光技術、以及將適合于曝光光源的光阻材料顯影的技術。

隨著半導體器件變小，在光刻技術中控制圖案線寬的臨界尺寸是重要的。通常，半導體器件的處理速度決定于圖案線寬的臨界尺寸。例如，隨著圖案線寬減少，處理速度增加，從而改進器件性能。

為了提高光刻技術的分辨率和擴展工序裕量(process?margin)，已經發展出雙重圖案化技術。雙重圖案化技術包括如下工序：利用兩個掩模將涂布有光阻劑的晶片分別曝光，然后顯影，從而獲得復雜圖案、密集圖案或隔離圖案。

因為雙重圖案化技術使用兩個掩模執行圖案化，因此制造成本高于使用單個掩模的單圖案化技術。并且由于采用該技術制造半導體器件需要大量時間，于是產出量較低。此外，難以控制圖案的重疊度。結果，當在單元區中形成節距小于曝光器分辨率極限的圖案時，虛像會重疊。因此，雙重圖案化技術無法獲得所要的圖案。在對準過程中，會由于圖案重疊不準確而產生對準不良。

發明內容

本發明的各種實施例旨在提供一種形成半導體器件的精細圖案的方法，所述圖案具有小于曝光機分辨率極限的節距。

根據本發明的實施例，形成半導體器件的精細圖案的方法包括在具有底層的基板上形成層疊層。所述層疊層包括第一、第二和第三掩模薄膜。所述方法包括在所述第三掩模薄膜上形成光阻圖案，并且以所述光阻圖案作為蝕刻掩模來蝕刻所述第三掩模薄膜，以形成包括第三掩模圖案和所述光阻圖案的第一疊層圖案。所述方法還包括在所述第一疊層圖案的側壁上形成非晶碳圖案。所述方法還包括以所述光阻圖案和所述非晶碳圖案作為蝕刻掩模來蝕刻所述第二掩模薄膜，以形成包括所述非晶碳圖案、所述光阻圖案、所述第三掩模圖案、所述第二掩模圖案的第二疊層圖案。所述方法還包括在包括非晶碳圖案和第二掩模圖案的所述第二疊層圖案上形成旋涂碳層。將所述旋涂碳層、所述非晶碳圖案、所述光阻圖案拋光，直到所述第三掩模圖案露出為止。以所述非晶碳圖案作為蝕刻掩模來蝕刻所述第三掩模圖案和所述第二掩模圖案，以露出所述第一掩模薄膜。移除所述旋涂碳層和所述非晶碳層。以所述第二掩模圖案作為蝕刻掩模來蝕刻所述第一掩模薄膜，以形成第一掩模圖案。所述方法還包括使用所述第一掩模圖案作為蝕刻掩模來蝕刻所述底層，以形成底層圖案。

所述第一掩模薄膜優選地選自以下群組，所述群組包括：非晶碳層、氮氧化硅膜、氮化硅膜及其組合。所述第二和第三掩模薄膜優選地都選自以下群組，所述群組包括：氮氧化硅膜、氮化硅膜、多晶硅膜、氧化硅膜及其組合。所述光阻圖案的線寬相對于圖案之間間距的比例優選地是1∶2至1∶4，更優選地為1∶3。所述非晶碳圖案優選地以如下方式獲得：執行化學氣相沉積(CVD)工序以沉積非晶碳層，以及采用包含O₂和N₂的蝕刻氣體來執行蝕刻工序。所述非晶碳圖案的線寬相對于圖案之間間距的比例優選地是1∶1。拋光工序優選地是以回蝕法或化學機械拋光(CMP)法來執行。移除所述第三掩模圖案和所述第二掩模圖案的步驟優選地使用包含氟碳氣體的氣體源來執行。氟碳氣體是CF₄、C₄F₆、CH₂F₂或CHF₃氣體。所述旋涂碳層和所述非晶碳層優選地通過使用氧等離子的剝除法來移除。所述第二掩模圖案的線寬相對于圖案之間間距的比例優選地是1∶1。

本發明的方法可以包括光阻劑蝕刻阻擋掩模工序步驟，該步驟執行一次以形成掩模圖案，從而在光阻圖案之間獲得優良的重疊準確度，并且降低制造成本，簡化工序步驟，從而提高效率。在本方法中，在非晶碳圖案形成于光阻圖案的側壁之后，非晶碳圖案用作蝕刻掩模。結果，本方法可以避免傳統工序中常會發生的對準不良或使對準不良最小化，從而獲得光刻設備無法得到的精細圖案節距和臨界尺寸均一性。

通過結合附圖和權利要求書閱讀下面的詳細描述，本領域技術人員可以明白本發明的其它特征。

附圖說明

為了更全面地理解本發明，應該參考以下的詳細描述和附圖，其中：