[發(fā)明專利]通過對掩膜拐角圓化效果進行建模來改進工藝模型準確度

有效

• 申請?zhí)枺?/td>: 200780052617.6
• 申請日: 2007-12-27
• 公開（公告）號: CN101675385A
• 公開（公告）日: 2010-03-17
• 發(fā)明（設(shè)計）人: J·黃;C-c·庫奧;L·S·梅爾文三世
• 申請（專利權(quán)）人: 新思科技有限公司
• 主分類號: G03F1/14
• 分類號: G03F1/14;G03F7/20
• 代理公司: 北京市金杜律師事務(wù)所
• 代理人: 王茂華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體設(shè)計和制造。更具體而言，本發(fā)明涉及通過 對掩膜拐角圓化(MCR)效果進行建模來改進工藝模型準確度。

背景技術(shù)

計算技術(shù)的快速進步已經(jīng)使得有可能對有時多達百萬兆字節(jié)的 數(shù)據(jù)集進行每秒萬億次計算運算。這些進步可以歸功于使得有可能 將數(shù)以千萬計的器件集成到單個芯片上的半導(dǎo)體制造技術(shù)的巨大改 進。

半導(dǎo)體制造技術(shù)通常包括涉及到復(fù)雜的物理和化學(xué)相互作用的 多個工藝。由于幾乎不可能發(fā)現(xiàn)用以對這些復(fù)雜互作用的表現(xiàn)進行 預(yù)測的精確定則，所以研究者通常使用與經(jīng)驗數(shù)據(jù)擬合的工藝模型 以預(yù)測這些工藝的表現(xiàn)。工藝模型可以在設(shè)計半導(dǎo)體芯片期間使用 于多個應(yīng)用中。例如，工藝模型普遍用于對布局進行校正以補償半 導(dǎo)體制造工藝的不期望的效果。

工藝模型的不準確可能負面地影響下游應(yīng)用的功效。例如，工 藝模型的不準確可能減少光學(xué)鄰近校正(OPC)的功效。隨著半導(dǎo) 體集成密度持續(xù)以指數(shù)速率增長，工藝模型的準確度變得越來越重 要。因此，期望提高工藝模型準確度。

發(fā)明內(nèi)容

本發(fā)明的實施例提供用于確定對掩膜拐角圓化效果進行建模的 改進的工藝模型的系統(tǒng)和技術(shù)。通常通過將內(nèi)核系數(shù)與工藝數(shù)據(jù)擬 合或者校準來確定工藝模型。通常通過將正在建模的半導(dǎo)體制造工 藝應(yīng)用于掩膜布局來生成工藝數(shù)據(jù)。

本發(fā)明的一個實施例可以在成組拐角的鄰近處修改掩膜布局并 且在工藝模型校準期間使用修改的掩膜布局。備選地，一個實施例 可以確定成組掩膜層。掩膜層之一可以是掩膜布局本身，或者它可 以包含掩膜布局中的基本上所有圖案。其他掩膜層可以包含與掩膜 布局中的拐角有關(guān)的圖案。實施例可以使用成組掩膜層來校準工藝 模型。

附圖說明

圖1圖示了根據(jù)本發(fā)明一個實施例的在設(shè)計和制作集成電路時 的各種步驟。

圖2圖示了根據(jù)本發(fā)明一個實施例的典型光學(xué)系統(tǒng)。

圖3A圖示了根據(jù)本發(fā)明一個實施例的掩膜布局的一部分。

圖3B圖示了根據(jù)本發(fā)明一個實施例的光刻掩膜。

圖4呈現(xiàn)了對根據(jù)本發(fā)明一個實施例的用于確定對于MCR效果 進行建模的工藝模型的單層方式進行圖示的流程圖。

圖5A圖示了根據(jù)本發(fā)明一個實施例的在掩膜布局中的成組拐 角。

圖5B-5F圖示了根據(jù)本發(fā)明一個實施例可以如何在成組拐角的 鄰近處修改掩膜布局。

圖6呈現(xiàn)了對根據(jù)本發(fā)明一個實施例的用于確定對于MCR效果 進行建模的工藝模型的多層方式進行圖示的流程圖。

圖7A-7B圖示了根據(jù)本發(fā)明一個實施例的成組掩膜層。

圖8A圖示了根據(jù)本發(fā)明一個實施例的外拐角掩膜層。

圖8B圖示了根據(jù)本發(fā)明一個實施例的內(nèi)拐角掩膜層。

圖9呈現(xiàn)了對根據(jù)本發(fā)明一個實施例的用于確定改進的工藝模 型的過程進行圖示的流程圖。

圖10圖示了根據(jù)本發(fā)明一個實施例的計算機系統(tǒng)。

圖11圖示了根據(jù)本發(fā)明一個實施例可以如何存儲工藝模型。

具體實施方式

集成電路(IC)設(shè)計流程

圖1圖示了根據(jù)本發(fā)明一個實施例的在設(shè)計和制作集成電路時 的各種步驟。

該過程通常從使用EDA軟件設(shè)計過程(步驟110)來實現(xiàn)的產(chǎn) 品想法(步驟100)開始。一旦設(shè)計定稿，通常交付(tap-out)(事 件140)該設(shè)計，并且該設(shè)計經(jīng)過制作工藝(步驟150)以及封裝和 組裝工藝(步驟160)以產(chǎn)生成品芯片(結(jié)果170)。

EDA軟件設(shè)計過程(步驟110)包括下文僅出于示例目的而描 述的而且并非用來限制本發(fā)明的步驟112-130。例如，實際集成電路 設(shè)計可能要求設(shè)計者在與下述序列不同的序列中進行設(shè)計步驟。

系統(tǒng)設(shè)計(步驟112)：在這一步驟中，設(shè)計者描述他們想要實 施的功能。他們也可以進行如果-怎么樣(what-if)規(guī)劃以精化功能、 檢驗成本等。硬件-軟件架構(gòu)劃分可以出現(xiàn)在這一階段。可以在這一 步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Model System?Studio和產(chǎn)品。