[發明專利]在等離子處理應用中提供電性接觸的方法與裝置無效
| 申請號: | 200780051063.8 | 申請日: | 2007-12-20 |
| 公開(公告)號: | CN101601118A | 公開(公告)日: | 2009-12-09 |
| 發明(設計)人: | 具本雄;史帝文·R·沃特;克里斯多夫·J·里維特;賈斯汀·托可;玄盛煥;提摩太·J·米勒;杰·T·舒爾;阿塔爾·古普塔;維克拉姆·辛;戴文·洛吉 | 申請(專利權)人: | 瓦里安半導體設備公司 |
| 主分類號: | H01J37/32 | 分類號: | H01J37/32;H01L21/00 |
| 代理公司: | 北京同立鈞成知識產權代理有限公司 | 代理人: | 臧建明 |
| 地址: | 美國麻*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 等離子 處理 應用 提供 接觸 方法 裝置 | ||
技術領域
本發明涉及半導體晶片處理技術,特別涉及一種在等離子處理應用中提供電性接觸的方法及裝置。
背景技術
等離子處理應用,例如等離子摻雜(plasma?doping,PLAD),為半導體裝置中常用的處理方式。PLAD不但占地面積小于現有的束線植入機(beam-line?implanter),且其可于半導體植入處理中實現高生產量。
圖1A與圖1B為PLAD的應用實例,藉由于等離子16中施加脈沖式的直流電(direct?current,DC)14,可對位于平臺(platen)12上的晶片10進行離子植入。在植入處理期間,平臺或E型卡盤(E-chuck)12使晶片10保持向下,而彈性承載引腳(spring-loaded?pin)18為晶片10提供電性接觸。藉由施加于晶片10的直流電(DC)或脈沖式直流偏壓(pulsed?DC?bias)來決定離子植入能量,其中電壓通常介于-0.05至-50kV之間的范圍內。如圖所示,電極20連接導體或板22(舉例來說,鋁板)而連接至直流偏壓源14。對于特定的等離子成份與晶片10基板材料,直流脈沖14的電壓會決定植入物種的深度廓型(profile)。藉由施加直流偏壓至晶片10,可以精確控制植入的離子能量以及植入的深度廓型。
然而,對于PLAD而言,要提供不產生電弧(arc-free)的植入是不容易的。舉例來說,當晶片10的電性接觸不足時通常會產生電弧,此外,在晶片10的邊緣與所有圍繞電極(舉例來說,圖1B中的防護環24)之間的間隙(舉例來說,圖1B中的26)處會產生電壓差。因此,為了使PLAD在進行植入時不會產生電弧,必須使得晶片能夠具有充分的電性接觸。然而,晶片10的背部(backside)通常具有各種薄膜(舉例來說,氧化物、氮化物、光阻、多晶硅等),因此,加劇了要在晶片的背部上具有最佳的電性接觸的難度。
此外,隨著生產量的增加,需要使用高等離子密度來進行PLAD處理,此時,會有相當大量的電流通過晶片。主體材料的電阻、所有電性接觸的擴展電阻以及/或接觸電阻使得這些電流在穿過晶片時會產生一電壓梯度。由于電流所施加的接觸區域的固定的,因此,上述的電壓梯度會在晶片上產生非均勻的偏壓。若是電阻系數與/或電流大到一個程度,電壓梯度最后會影響摻質的接面深度,因而影響到薄層電阻(sheetresistance)。位于晶片的背部區域中的高電壓梯度可能會對位于電性接觸區域中的晶片背部造成局部性的傷害。
由上所述,需要克服現有技術的前述缺點中的至少一項缺點。
發明內容
本發明提供一種用于在等離子處理應用期間對半導體晶片提供改良的電性接觸的方法與裝置。在一實施例中,裝置包括用以支撐晶片的晶片平臺以及多個電性接觸元件,將多個電性接觸元件中的每個配置為提供通道,此通道用于將來自偏壓源的偏置電壓供應至位于晶片平臺上的晶片。并且將多個電性接觸元件作幾何排列,使得至少一個電性接觸元件接觸內部表面區域(舉例來說,此區域在晶片的中心與約晶片的半徑的一半的距離之間)以及至少一個電性接觸元件接觸外部環形表面區域(舉例來說,此區域在晶片的外邊緣與約晶片的半徑的一半的距離之間)。
本揭露案的第一方面是針對一種用于在等離子處理應用期間支撐半導體晶片的背部的裝置,背部在幾何學上定義內部表面區域與外部環形表面區域,此裝置包括:用以支撐晶片的晶片平臺,以及多個電性接觸元件,將多個電性接觸元件中的每個配置為提供通道,此通道用于將來自偏壓源的偏置電壓供應至位于晶片平臺上的晶片,將多個電性接觸元件作幾何排列,使得至少一個電性接觸元件接觸內部表面區域以及至少一個電性接觸元件接觸外部環形表面區域。
本揭露案的第二方面是針對一種在等離子處理應用期間利用平臺提供與半導體晶片的背部電性接觸的方法,此方法包括:設置至少一個電性接觸元件,以與晶片的內部表面區域相接觸,設置至少一個電性接觸元件,以與晶片的外部環形表面區域相接觸,以及以等離子處理晶片。
本揭露案的第三方面是針對一種用于在等離子處理應用期間支撐半導體晶片的背部的裝置,此裝置包括:晶片平臺,用以支撐晶片,以及數個電性接觸元件,耦接于晶片平臺,其中多個電性接觸元件的至少一個與鄰近的電性接觸元件之間的距離小于約50毫米的距離。
前述以及本發明的其他特征將從以下更細節的所揭示的實施例的描述中顯現。
附圖說明
通過以下附圖將對本發明的具體實施例做具體描述,其中相似標記代表相似元件,且其中:
圖1A與圖1B為現有一種PLAD應用實例的橫截面正視圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于瓦里安半導體設備公司,未經瓦里安半導體設備公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200780051063.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體硅片腐蝕液
- 下一篇:合浦珠母貝外套膜外上皮細胞的分離方法





