[發明專利]IC芯片封裝

有效

• 申請號: 200780045167.8
• 申請日: 2007-11-30
• 公開（公告）號: CN101558489A
• 公開（公告）日: 2009-10-14
• 發明（設計）人: 久戶瀨智;中川智克;加藤達也
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L23/12
• 分類號: H01L23/12;H01L21/60
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 閆小龍;王忠忠

技術領域

本發明涉及一種IC芯片封裝，其中，IC芯片例如具備細間距(FinePitch)的端子。?

背景技術

隨著液晶顯示裝置的高精細化、高性能化發展，就要求液晶顯示裝置中搭載的液晶驅動器(IC芯片)具有更多的輸出，并且要求進一步縮小芯片的尺寸。?

要想在縮小IC芯片尺寸的同時實現更多的輸出，就需要實現芯片上凸點的細間距化。最近，較多地采用可實現細間距化的、安裝裸芯片液晶驅動器的SOF(System?On?Film：片上系統，也稱為COF(Chip?OnFilm：薄膜覆晶))。?

根據最近的SOF封裝技術，通過加熱加壓使IC芯片上的凸點與載帶上的內部引線(Inner?Lead)鍵合，由此實現載帶和IC芯片之間的導通。但是，根據這樣的鍵合方法，為了消除凸點位置和內部引線位置之間的偏差，需要使用熱變形小、高精細的載帶材料。即，上述技術的缺陷在于，所要實現的細間距限制了載帶所能選用的材料范圍。?

另外，內部引線由銅箔形成。在進行細間距的配線加工時需要對銅箔實施減薄處理。例如，如果要形成50μm間距，TCP銅箔的厚度為12μm，如果要實現20μm間距，銅箔的厚度就需要控制在5μm左右。為了形成具有較小厚度而又能保持適當強度的銅箔，需要重新研究目前所使用的技術并引入新技術和新的加工設備，這些措施都將導致成本的增加。?

此外，在進行配線加工時，如果加工設備的加工精度遠高于配線間距，加工后進行簡單檢測即可。但是，如果配線間距為細間距并且加工精度和配線間距二者接近，那么，在加工后就需要進行充分檢測以確認是否存在未經充分加工的部分，這將導致檢測成本的增加。?

為了克服以上缺陷，專利文獻1揭示了一種通過中介基板(InterposerSubstrate)連接IC芯片和電路基板(載帶)的方法。圖14表示了專利?文獻1所述的封裝結構的剖面圖。?

如圖14所示，以芯片倒裝鍵合(Flip?Chip?Bonding)的方式連接IC芯片104和中介基板101，而且，中介基板101以凸點鍵合方式連接電路基板107的電極圖案110。電路基板107形成有與IC芯片104的配置區域對應的器件孔(Device?Hole)107A。?

中介基板101為硅(Si)基板，且通過硅晶圓工藝形成，所以，能夠以與IC芯片104的電極相同的細間距來形成和IC芯片104連接的電極。另一方面，以間距相同于電路基板107的電極間距即較大的間距來形成和電路基板107連接的電極。并且，在連接IC芯片104的電極和連接電路基板107的電極中，對應的電極在中介基板101上彼此連接。另外，作為電路基板107，可以使用載帶。?

即，根據圖14所示的封裝結構，IC芯片104與電路基板107之間的互連通過中介基板101來實現，這樣，可以將IC工藝水平的細間距轉換為載帶工藝水平的電極間距。所以，即使是安裝通過縮小IC芯片尺寸、增加輸出等方法實現了連接電極的高度細間距化的IC芯片的SOF封裝，也能夠避免制造成本和檢測成本的增加。?

專利文獻1：日本國專利申請公開特開2004-207566號公報，公開日：2004年7月22日。?

發明內容

但是，上述專利文獻1所示的結構存在這樣的問題，即：由于要在電路基板107中設置器件孔107A，因此，在其制造過程中，將導致內部引線發生脫落，還導致器件孔107A周邊發生載帶起伏現象。?

首先，對上述內部引線脫落進行說明。內部引線脫落發生在沖切工序中，該工序用于在電路基板107中形成器件孔107A。即，用于形成器件孔107A的沖切工序是對形成有配線的電路基板107所實施的工序，打孔作業時所引起的基材變形很容易導致在器件孔107A的周邊發生Cu圖案起翹現象(即，內部引線脫落)。?

接著，對上述載帶起伏現象進行說明。載帶起伏現象發生在鍵合工序中，該工序用于鍵合電路基板107和中介基板101。即，電路基板107和中介基板101的鍵合是利用鍵合工具對該二者的鍵合部位進行加熱加壓處理來實現的，在進行加熱處理時加熱溫度為400℃左右，基材因加?熱熱量而發生膨脹，從而導致器件孔107A周邊發生載帶起伏現象。?

在電路基板107采用載帶的情況下，將很容易發生上述內部引線脫落和載帶起伏現象。?

本發明是鑒于上述問題而進行開發的，其目的在于實現一種能夠防止發生內部引線脫落和載帶起伏的IC芯片封裝。?