[發明專利]功率核心器件及其制造方法

無效

• 申請號: 200780038109.2
• 申請日: 2007-04-04
• 公開（公告）號: CN101524003A
• 公開（公告）日: 2009-09-02
• 發明（設計）人: D·I·艾梅;W·博蘭德
• 申請（專利權）人: E.I.內穆爾杜邦公司
• 主分類號: H05K1/16
• 分類號: H05K1/16;H01L23/50
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 朱黎明

本申請要求2006年8月31日提交的美國專利申請No.11/514094的權益，該申請要求2005年10月21日提交的美國臨時專利No.60/729275的權益。

發明領域

本技術領域涉及具有低電感和高電容量功能兩者的器件，以及將這些器件結合至包括有機介電層壓件和印刷線路板的功率核心(Power?Core)封裝中的方法。

發明背景

由于包括集成電路(IC)在內的半導體器件的工作頻率越來越高、數據速率越來越高而電壓越來越低，電源線和接地線(回路)中產生的噪聲以及需要提供充足的電流以適應更快的電路切換成為越來越重要的問題。為了向IC提供低噪聲和穩定能量，就要求配電系統具有低阻抗。在常規電路中，通過使用以并聯方式互連的附加表面安裝電容器來降低阻抗。工作頻率越高(IC切換速度越快)，意味著對IC的電壓響應時間必須越快。工作電壓越低要求容許電壓變化(波動)和噪聲變得越小。例如，當微處理器IC切換并開始工作時，其需要電力來支持切換電路。如果電壓供應的響應時間太慢，則微處理器將會經歷超出容許波動電壓和噪聲容限的電壓降或功率下降；IC將失效。另外，隨著IC上電，緩慢的響應時間將導致功率過沖。必須通過使用足夠接近IC的電容器在適當響應時間內提供或吸收能量，將功率下降和功率過沖控制在容許極限內。

用于降低阻抗以及使功率下降最小化或阻抑功率過沖的電容器一般被置于盡可能接近IC，以改善電路性能。電容器布置的常規設計將電容器安裝在印刷線路板(PWB)的表面上，群集在IC周圍。大容量電容器被置于接近電源，中等容量電容器被置于IC和電源之間，小容量電容器被置于非常接近IC。電容器的這種分布被設計成在電能從電源向IC移動時減少電壓響應時間。

圖1是電容器典型布置的示意圖。所示為電源、IC和電容器4、6、8(分別表示大容量、中等容量和小容量電容器)，這些電容器用于如上所述降低阻抗、使功率下降最小化以及阻抑功率過沖。

圖2是代表性的截面前視圖，所示為表面安裝技術(SMT)電容器50和60以及IC器件40至PWB基板中的電源層面和接地層面的連接。IC器件40通過焊片44連接至焊盤41。焊盤41通過電路線72和73經由通路90和100的墊料82連接至鍍覆通孔。通路90電連接至導電層面120，而通路100連接至導電層面122。導電層面120和122中的一個連接至電源的功率側或電壓側，另一個連接至電源的接地側或回路側。小容量電容器50和60以并聯電連接至IC器件40的方式類似地電連接至通路和導電層面120與122。對于IC器件置于模塊、內插件或封裝上的情況，大容量和中等容量電容器可駐留于附連有這些模塊、內插件或封裝的印刷線路母板上。

要降低能量系統的阻抗，常常需要以并聯方式互連的大量電容器。這就需要復雜的電路布線，導致增加電路回路的電感。然后，這種阻抗的增加限制了電流，從而降低了表面安裝電容器的有益效果。隨著頻率增加且工作電壓持續下降，必須以更快的速率供應增加的功率，從而要求越來越低的電感和阻抗級。

已經進行了相當多的努力使阻抗最小化。授予Howard等人的美國專利5161086提供了一種使阻抗和“噪聲”最小化的方法。Howard等人揭示了一種電容性的印刷線路板，其具有置于層壓板的多個層內的電容器層壓件(平面電容器)，層壓板上安裝或形成了大量諸如集成電路之類的器件，并且這些器件與所述一個或多個電容器層壓件有效耦合，從而提供利用借用或共用電容量的電容性功能。但是，這種電容器布置方法不能提供高電容量，而且不一定改進電壓響應。經改進的電壓響應要求電容器置于更接近IC處。而且，簡單地將電容器層壓件置于更接近IC處并不是令人滿意的提供高電容量的技術方案，因為可用的總電容量可能不足。

授予Chakravorty的美國專利6611419揭示了一種通過嵌入電容器來降低切換噪聲的備選方法。可以將集成電路管芯的電源端耦合至多層陶瓷基板中至少一個嵌入電容器的相應端。

因此，本發明提供了一種設計和制造功率核心的方法，使得能夠在降低阻抗的同時改進電壓響應以適應更高的IC切換速度。本發明提供了這種器件以及制造這種器件的方法。

發明概述