[發明專利]碳化硅半導體裝置及其制造方法

有效

• 申請號: 200780028312.1
• 申請日: 2007-08-07
• 公開（公告）號: CN101496175A
• 公開（公告）日: 2009-07-29
• 發明（設計）人: 關章憲;谷由加里;柴田典義
• 申請（專利權）人: 豐田自動車株式會社;財團法人日本精細陶瓷中心
• 主分類號: H01L29/12
• 分類號: H01L29/12;H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 蔣 亭;苗 堃

技術領域

本發明涉及使用了碳化硅(SiC)的半導體裝置及其制造方法。

背景技術

近年來，提出過如下的場效應晶體管(Field?Effect?Transistor；FET)，即，在電流流入的源電極與電流流出的漏電極之間設置柵電極，利用施加在柵電極上的電壓來控制源/漏之間的電流(漏電流)。在場效應晶體管中，有在柵中具有MOS結構的MOS型(MOSFET)和使用了pn結或肖特基結的結型。

在將柵電極設為MOS結構的MOSFET中，利用在半導體表面形成由少數的載流子造成的反轉層，來控制漏電流所流過的溝道區域的傳導率。此外，由于一旦對柵電壓賦予變化，電流值就會變化，因此能夠作為電信號的放大或電流的通/斷開關發揮作用。

對于如上所述在柵中具有MOS結構的半導體裝置，有使用了由碳化硅構成的半導體的碳化硅半導體裝置(MOSFET)(例如參照專利文獻1)。

專利文獻1：日本專利第3307184號公報

發明內容

但是，由于碳化硅(SiC)一般來說載流子的遷移率小，MOS界面特性不夠充分，使得MOS晶體管的溝道遷移率小，因此有制成元件后的接通電阻高而電流損耗變大的問題。

本發明是鑒于上述以往的問題而完成的，其目的在于，提供碳化硅半導體裝置及其制造方法，該碳化硅半導體裝置的溝道形成區域中的載流子的遷移率大，接通電阻低，元件特性優良。

用于解決上述問題的本發明的碳化硅半導體裝置是利用柵電壓來控制源區域與漏區域之間的載流子的流動的碳化硅半導體裝置，至少具備碳化硅基板和溝道層，所述溝道層設于所述碳化硅基板上，構成所述源區域與所述漏區域之間的載流子通道中的至少一部分，含有Si_1-xGe_xC晶體(0≤x＜1)和Ge濃度高于該晶體的Ge粒狀晶體。

本發明的碳化硅半導體裝置中，在源區域與漏區域之間的載流子通道中的至少一部分具備含有Si_1-xGe_xC晶體(0≤x＜1)和Ge濃度高于該晶體的Ge粒狀晶體的溝道層。本發明的溝道層由于含有與碳化硅相比遷移率、晶格常數大、禁帶寬度小的Ge粒狀晶體，因此溝道形成區域中的載流子的遷移率大，接通電阻低，元件特性優良。

本發明的碳化硅半導體裝置也可以在所述溝道層上還具備接觸層。通過在本發明的碳化硅半導體裝置中設置接觸層，就可以減小源電極、漏電極的接觸電阻。

本發明的碳化硅半導體裝置的所述Ge粒狀晶體也可以與所述碳化硅基板和所述接觸層相接。通過將本發明的碳化硅半導體裝置設為此種構成，就可以將碳化硅半導體基板與接觸層通過遷移率大的Ge粒狀晶體來連接，可以有效地獲得Ge濃度高的半導體層。其結果是，可以進一步提高載流子的遷移率。

本發明的碳化硅半導體裝置中，所述接觸層既可以是形成于所述溝道層表面的Ge粒狀晶體，也可以還含有Ge濃度低于該Ge粒狀晶體的Si_1-xGe_xC晶體(0≤x＜1)。通過將接觸層設為此種構成，就可以進一步減小源電極、漏電極的接觸電阻。

本發明的碳化硅半導體裝置的制造方法是用于制造上述的本發明的碳化硅半導體裝置的方法，具有如下的Ge粒狀晶體形成工序，即，在1400℃以下，將含有鍺原料的混合氣體供給至碳化硅基板上或溝道層上，使Ge粒狀晶體在所述碳化硅基板表面或所述溝道層表面生長。

如果是高于1400℃的溫度，則Ge粒狀晶體就會升華，無法在碳化硅基板表面或溝道層表面形成Ge粒狀晶體。根據上述的Ge粒狀晶體形成工序，可以在碳化硅基板表面或溝道層表面形成Ge粒狀晶體。

本發明的碳化硅半導體裝置的制造方法可以還具有如下的帽層形成工序，即，一邊從所述Ge粒狀晶體形成工序中的Ge粒狀晶體生長溫度以下加熱到1400～2000℃，一邊將含有硅原料(例如硅烷化合物)、碳原料(例如烴化合物)及根據需要使用的鍺原料(例如有機鍺化合物)的混合氣體供給于形成了所述Ge粒狀晶體的所述碳化硅基板上或所述溝道層上，使覆蓋所述Ge粒狀晶體的Si_1-xGe_xC晶體(0≤x＜1)外延生長，在所述碳化硅基板表面或所述溝道層表面形成由該Si_1-xGe_xC晶體(0≤x＜1)構成的帽層。