[發明專利]用于填充介電質間隙的處理室

無效

• 申請號: 200780020050.4
• 申請日: 2007-05-30
• 公開（公告）號: CN101454482A
• 公開（公告）日: 2009-06-10
• 發明（設計）人: D·盧博米爾斯基;梁奇偉;樸書南;祝基恩;葉怡利
• 申請（專利權）人: 應用材料股份有限公司
• 主分類號: C23F1/00
• 分類號: C23F1/00;H01L21/306;C23C16/22;C23C16/30;C23C16/46;C23C16/48;C23C16/52;C23C16/40;C23C16/36
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陸 嘉

交互參照的相關申請

本申請主張享有2006年5月30日申請的美國暫時申請第60/803,499號的利益。本發明亦關于Munro等人的共同受讓的美國暫時申請第60/803,489號，其于2006年5月30日申請，專利名稱為「用于沉積及硬化針對填充間隙及保形薄膜應用的低k薄膜的方法(A?METHOD?FORDEPOSITING?AND?CURING?LOW-k?FILMS?FOR?GAPFILL?ANDCONFORMAL?FILM?APPLICATIONS)」。本發明亦關于Ingle等人的共同受讓的美國暫時申請第60/803,493號，其于2006年5月30日申請，專利名稱為「使用含硅前體及原子氧進行高品質類流式二氧化硅的化學氣相沉積(CHEMICAL?VAPOR?DEPOSITION?OF?HIGH?QUALITYFLOW-LIKE?SILICON?DIOXIDE?USING?A?SILICON?CONTAININGPRECURSOR?AND?ATONIC?OXYGEN)」。本發明亦關于Chen等人的美國暫時申請第60/803,481號，其于2006年5月30日申請，專利名稱為「用于增進二氧化硅薄膜品質的新穎沉積等離子硬化循環工藝(ANOVEL?DEPOSITION-PLASMA?CURE?CYCLE?PROCESS?TOENHANCE?FILM?QUALITY?OF?SILICON?DIOXIDE)」。上述優先權的美國暫時申請以及相關申請在此皆將其整體并入以做為參考。

技術領域

本發明涉及一種用于填充介電質間隙的處理室。

背景技術

集成電路的芯片制造商是持續增加各個芯片上的電路組件的密度，因此填充用以分隔該些組件的間隙變得更具挑戰性。電路組件密度的增加是使得相鄰組件之間的寬度必要性地變短。當該些間隙的寬度的縮減較其高度來得快速時，高度相對于寬度的比例(已知為深寬比；aspect?ratio)是成比例地增加。相對于淺及寬的間隙(即，低深寬比間隙)，較不易在高且窄的間隙(即，高深寬比間隙)中填充均一的介電材料膜層。

填充高深寬比間隙常見的難處在于空隙(void)的形成。在高深寬比間隙中，填充間隙的介電材料是傾向于以較快的速率沉積在間隙的頂端附近，因此，通常在完全填充間隙之前，介電材料會封閉住間隙的頂端而產生空隙。即使間隙的頂端并未提早被封閉，在間隙的側壁上的介電膜層的不均勻生長速率會造成在間隙填充之中間處產生脆弱的接縫，而這些接縫接著會造成不利于組件的實質完整性及介電特性的裂痕。

用于避免在間隙填充介電層中形成空隙及脆弱接縫的一技術是于較低的沉積速率下填充間隙。較低的沉積速率提供介電物質更多的時間來重新分布于間隙的內表面，以降低過度的頂部生長機會。較低的沉積速率亦可能是與介電層沉積同時進行的增強的蝕刻或濺鍍操作的結果。舉例來說，在間隙的頂端角落的HDPCVD介電材料的蝕刻速率大于在間隙側壁及底部部分的材料的蝕刻速率。此會增加間隙頂端仍然為開啟狀態的機會，因此間隙的側壁及底部可完全填充有介電材料。

然而，降低介電材料的沉積速率亦會造成完成沉積的時間較長。較長的沉積時間則會使得通過沉積室處理基材晶片的速率，進而導致處理室的效率降低。

另一個用于避免形成空隙及脆弱接縫的一技術為增進用于填充間隙的介電材料的可流動性。具可流動性的介電材料可輕易地隨著側壁往下移動，并且填充位于間隙中央處的空隙(通常稱的為使空隙「愈合」)。氧化硅介電材料通常通過增加介電材料中的羥基基團濃度而變得更具流動性。然而，對于在將該些基團加入氧化物并自其移除而不會對介電材料的最終品質造成不良影響上仍具有挑戰。

因此，需要一種以無空隙介電膜層填充短寬度及高深寬比的間隙的改良系統及方法。該些及其它問題是由本發明的系統及方法而可解決的。

發明內容

本發明的實施例是包括一種用于自介電前體的等離子而在基材上形成介電層的系統。該系統包括：一沉積室；一基材座，是位于沉積室中以支托基材；以及一遠程等離子產生系統，是用以產生包括一或多個反應性自由基的一介電前體。該系統更包括一前體分配系統，其包括至少一頂端入口以及數個側邊入口，用以將介電前體導入沉積室中。頂端入口可設置于基材座上方，側邊入口是徑向分布于基材座的周圍。反應性自由基前體是通過頂端入口而供應至沉積室。亦可包括一原位(in-situ)等離子產生系統，以在沉積室中由供應至沉積室的介電前體而產生等離子。