[發明專利]用于金屬互連的介電間隔件和形成該介電間隔件的方法

有效

• 申請號: 200780015999.5
• 申請日: 2007-05-01
• 公開（公告）號: CN101438388A
• 公開（公告）日: 2009-05-20
• 發明（設計）人: B·博亞諾夫;M·A·侯賽因
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 柯廣華;陳景峻

技術領域

本發明涉及集成電路領域。

背景技術

在集成電路制造中利用金屬互連作為將各種電子和半導體器件連接成全局電路的部件。在制造此類金屬互連時考慮的兩個關鍵因素是每個金屬互連的電阻(R)和耦合電容(C)，即，在金屬互連之間生成的串擾。這兩個因素均妨礙金屬互連的效率。因此，一直希望在金屬互連中降低電阻和電容以便減輕所謂的“RC延遲”。

在過去的十年內，諸如在微處理器上發現的集成電路的性能已通過將銅互連結合到線處理序列的“后端”而得到極大的增強。存在此類銅互連而不是鋁互連大大降低了此類互連的電阻，有助于實現其改進的傳導和效率。

降低金屬互連之間生成的耦合電容的嘗試包括使用容納金屬互連的低K(2.5-4)介電層，其中K是介電層的介電常數。但是，結合此類薄膜已證明是復雜的。降低金屬互連之間耦合電容的其它嘗試集中于“氣隙”技術，在此類技術中，金屬線之間不存在介電層。雖然此技術對于降低耦合電容有效，因為空氣具有僅為1的K值，但缺乏支持的介電層會損害多個金屬互連的結構集成度。

因此，本文描述了一種減輕多個金屬互連中RC延遲的方法。

附圖說明

圖1根據本發明實施例示出描述有著點通孔和無著點通孔的、具有不接觸間隔件(spacer)的多個互連的橫截面圖。

圖2根據本發明實施例示出具有不接觸間隔件的互連對的橫截面圖，其中，互連凹進到基礎介電層。

圖3根據本發明實施例示出描述偽互連(dummy?interconnect)的、具有不接觸間隔件的多個互連的橫截面圖。

圖4根據本發明實施例示出描述在金屬互連旁填充有介電層的大間隔的、具有不接觸間隔件的多個互連的橫截面圖。

圖5A-J根據本發明實施例示出表示形成多個互連、包括形成不接觸介電間隔件的步驟的橫截面圖。

圖6A-C根據本發明實施例示出表示形成具有不接觸間隔件的多個互連的橫截面圖。

圖7根據本發明實施例示出具有弱接觸介電間隔件的多個互連的橫截面圖。

具體實施方式

本文描述了在集成電路中使用的、具有介電間隔件的多個金屬互連和制造具有介電間隔件的此類多個金屬互連的工藝。在下面的說明中，為提供本發明的詳盡理解而陳述了多個特定的細節，如特定的尺寸和化學狀況。本領域的技術人員將明白，本發明可在這些特定細節不存在的情況下實踐。在其它實例中，諸如圖案化步驟等熟知的處理步驟未詳細描述以便不必要地混淆本發明。此外，要理解，圖中所示各種實施例是圖示表示，并且不一定按比例畫出。

本文公開的是用于金屬互連的介電間隔件和形成此類介電間隔件的方法。結合與金屬互連側壁相鄰的介電間隔件會在各個金屬互連之間帶來較低的耦合電容，可為多個互連及其連接通孔提供物理支持，并且可提供無著點通孔可駐留其上的區域。因此，可形成為結合到集成電路提供充分集成度并提供無著點通孔可“著底(land)”其上的區域的“氣隙”金屬互連體系結構。

在金屬互連之間使用介電間隔件可降低此類金屬互連之間的耦合電容或“串擾”，因此，介電間隔件可用于減輕一系列金屬互連內的“RC延遲”。此外，金屬互連之間結合介電間隔件可允許在此類金屬互連之間的空間中使用介電常數降低的材料(例如，介電常數小于二氧化硅的材料)，從而進一步降低耦合電容。例如，可連同介電間隔件利用在金屬互連之間的低K(2.5-4的介電常數，其中二氧化硅大約為4)介電層。此外，介電間隔件可與一系列金屬互連之間的氣隙(介電常數為1)一起使用，以大大降低金屬互連之間的電容性耦合。在金屬互連之間包括介電間隔件可允許只在其中通孔駐留的復數級上使用介電層。此類方案可執行而不損壞基于多個金屬互連的電子結構的集成度。

在與金屬互連相鄰的介電間隔件與鄰近金屬互連相鄰的介電間隔件不接觸時，即，在它們不連接時，這些金屬互連之間的電容性耦合可大大減少。因此，通過斷開覆蓋一系列金屬互連的共形膜接觸，即在金屬互連的側壁上形成不接觸的介電間隔件，金屬互連之間的電容性耦合路徑可斷開，從而減少RC延遲。