[發明專利]在其中具有擴大部分的溝槽隔離結構

無效

• 申請號: 200780010703.0
• 申請日: 2007-03-19
• 公開（公告）號: CN101410966A
• 公開（公告）日: 2009-04-15
• 發明（設計）人: N·林德特
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/76
• 分類號: H01L21/76
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 曾祥夌;楊松齡

發明背景

[0001]發明領域：本發明的一個實施例涉及集成電路制造。具體 地，本發明的實施例涉及在集成電路元件之間提供隔離結構。

[0002]技術發展水平：微電子集成電路由化學及物理地形成的電 路元件在諸如硅晶圓的微電子襯底中和其之上形成。這些電路元件一 般是導電的，并可為不同的導電類型。因此，當形成這種電路元件時， 必需將它們彼此電氣地隔離，其中通過離散的電氣軌跡實現隔離的電 路元件之間的電氣連通。

[0003]在集成電路制造中所使用的一種隔離方案是淺溝槽隔離 (STI)，其中絕緣體填充的淺溝槽將相鄰的電路元件(例如晶體管)電氣 地隔離。本領域技術人員將理解，例如對于0.25微米及更小的形貌結 構，STI是優選的隔離結構。

[0004]如圖11中所示，為了形成STI結構，提供了諸如含硅襯 底的微電子襯底202。該微電子襯底202可具有形成在其上的墊氧化 物(pad?oxide)204和停止層206，該墊氧化物204可用在后續晶體管的 制造中，而諸如硅氮化物的停止層206用在后續的加工步驟中。如圖 12中所示，在襯底202中穿過墊氧化物204和停止層206形成通道或 溝槽208。該溝槽208可由本領域任何已知的技術制成，包括但不限 于光刻，離子銑削和激光消融。

[0005]如圖13中所示，然后在溝槽208中(見圖12)形成溝槽側 壁間隔212。該溝槽側壁間隔212可由本領域任何已知技術形成，包 括但不限于物理氣相沉積、化學氣相沉積以及原子層沉積。當微電子 襯底202中包含硅時，可通過如下方式形成溝槽側壁間隔212：在存 在氧的情況下加熱該微電子襯底202，使得一層硅氧化物形成為該溝 槽側壁間隔212。

[0006]如圖14中所示，溝槽208(見圖12)大體上被絕緣材料214 所填充。如圖15所示，然后例如通過蝕刻或由化學機械拋光產生的 平坦化將任何不存在于溝槽208(見圖12)中的絕緣材料214移除。如 果使用了化學機械拋光，停止層206充當障礙層和/或硬止動層，或如 果使用了蝕刻，則充當腐蝕停止層。如圖16所示，然后移除停止層 206以形成隔離結構218，其中墊氧化物204充當停止層。注意停止 層206的移除也移除了超出微電子襯底202的大部分絕緣材料214。

[0007]更高的性能，更低的成本，集成電路元件增加的小型化， 以及集成電路更大的封裝密度，這些是微電子行業現行的目標。當達 成這些目標時，微電子元件變得更小，其包括減小溝槽208的平均寬 度222(見圖17)。盡管從性能和成本方面而言減小溝槽寬度222是所 需的，但這會導致深寬比(溝槽深度224比溝槽寬度222)變得太高并引 入不可預料的隔離空腔，如圖17所示。這些空腔226在圖13的加工 步驟之后在絕緣材料214的沉積期間形成。此外，對于每一代而言正 變得越來越重要的窄Z晶體管(narrow-Z?transistor)，如果溝槽被做得 更小并且對晶體管擴散使用更多的基板面(real?estate)，則該窄Z晶體 管顯示出明顯更好的性能。

[0008]如圖18所示，然后例如通過蝕刻或由化學機械拋光產生 的平坦化將任何不存在于溝槽208中的絕緣材料214移除。停止層206 充當障礙層和/或硬止動層。然后移除停止層206以形成隔離結構228， 如圖19所示。注意停止層206的移除也移除了超出微電子襯底202 的大部分絕緣材料214。

[0009]通常如圖20中所示，溝槽208(見圖17)的深寬比越高， 形成空腔226的趨勢越強(在圖20中該深寬比從左向右降低)。如本領 域技術人員將會理解的，增加溝槽側面的角度具有相同的效果(即，側 壁越垂直，該溝槽越傾向于在絕緣材料中形成空腔)。當然，可以理解 如果溝槽深度224與溝槽寬度222成比例地減小，則可以防止這樣的 空腔226。但是，減小溝槽深度224會導致過多的絕緣電流泄漏。

[0010]如圖21中所示，在絕緣材料214的沉積期間或后續加工 期間，隔離結構228中的空腔226會露出表面(即，在絕緣材料214中 形成開口)。如本領域技術人員將會理解的，這會導致對于后續加工步 驟不平整的表面形貌結構，并且如果導電材料填充該空腔226的話， 會導致晶體管節點之間的短路。