[發明專利]疊層型電子部件及其制造方法

有效

• 申請號: 200780001231.2
• 申請日: 2007-09-26
• 公開（公告）號: CN101356602A
• 公開（公告）日: 2009-01-28
• 發明（設計）人: 元木章博;小川誠;川崎健一;竹內俊介;黑田茂之
• 申請（專利權）人: 株式會社村田制作所
• 主分類號: H01G4/12
• 分類號: H01G4/12;H01G4/30
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 李香蘭

技術領域

本發明涉及一種疊層型電子部件及其制造方法，特別地，涉及一種通 過在疊層體的外表面上直接實施電鍍而形成外部電極的疊層型電子部件 及其制造方法。

背景技術

如圖4中所示，以疊層陶瓷電容為代表的疊層型電子部件101通常包 括疊層體105，該疊層體105包含層疊的多個絕緣體層102、和沿著絕緣 體層102間的界面形成的多個層狀的內部電極103和104。在疊層體105 的一個端面和另一個端面106和107，分別暴露出多個內部電極103和多 個內部電極104的各端部，并形成外部電極108和109，以便使這些內部 電極103的各端部和內部電極104的各端部分別彼此電連接。

形成外部電極108和109時，通常首先通過在疊層體105的端面106 和107之上涂敷包含金屬成分和氣體成分的金屬膏劑，然后進行燒結，來 形成膏劑電極膜110。之后，在膏劑電極膜110上，形成例如以Ni為主 成分的第1電鍍膜111，并且在第1電鍍膜111上，形成例如以Sn為主 成分的第2電鍍膜112。即，每一個外部電極108和109都由膏劑電極膜 110、第1電鍍膜111和第2電鍍膜112的3層結構構成。

對于外部電極108和109，當采用焊料在基板上安裝疊層型電子部件 101時，要求與焊料的潤濕性良好。同時要求對于外部電極108，將處于 彼此電絕緣狀態的多個內部電極103相互電連接；對于外部電極109，將 處于彼此電絕緣狀態的多個內部電極104相互電連接的作用。上述第2電 鍍膜112完成確保焊料的潤濕性的任務，膏劑電極膜110完成內部電極 103和104相互電連接的任務。第1電鍍膜111起防止焊接時的焊料侵蝕 的作用。

然而，膏劑電極膜110的厚度為數十μm～數百μm的大小。因此為了 使這種疊層型電子部件101的尺寸集中在一定的標準值之內，就必須確保 這種膏劑電極膜110的體積，即使不希望，但也有必要減少用于確保靜電 電容量有效體積。另一方面，電鍍膜111及112的厚度約為數μm，假設 僅由第1電鍍膜111及第2電鍍膜112就能構成外部電極108和109的話， 則就能夠更好地確保用于確保靜電容量的有效體積。

例如，JP特開昭63-169014號公報(日本專利文獻1)中，公開了 一種利用無電解電鍍而析出導電性金屬層以便對于疊層體的內部電極暴 露出的側壁面的整個表面使側壁面上暴露出的內部電極短路的方法。

然而，在日本專利文件1記載的方法中，由于內部電極與電鍍膜的粘 結不充分，存在所謂水分等易于從外部浸入疊層體內的問題。因此，在高 溫、高壓環境下進行負載試驗的情況下，就會導致所謂疊層型電子部件的 壽命特性易于劣化的問題。

日本專利文獻1：JP特開昭63-169014號公報

發明內容

因此，本發明的目的在于，提供一種能解決上述這樣的問題的疊層型 電子部件的制造方法。

本發明的其它目的在于，提供一種利用上述制造方法制造的疊層型電 子部件。

本發明首先面向疊層型電子部件的制造方法，包括準備疊層體的工 序，該疊層體包含層疊的多個絕緣體層及沿絕緣體層間的界面形成的多個 內部電極，內部電極的各端部在規定的面露出；和在疊層體的規定的面上 形成外部電極以使在疊層體的規定的面上露出的多個內部電極的各端部 彼此電連接的工序。

在本發明中，為了解決上述的技術課題，特征在于，形成外部電極的 工序包括電鍍工序，使電鍍析出物在準備疊層體的工序中準備的疊層體的 規定的面上露出的多個內部電極的各端部處析出，并且使電鍍析出物電鍍 生長以使電鍍析出物彼此連接，由此進行電鍍以形成連續的電鍍膜；和 熱處理工序，在氧分壓5ppm以下及溫度600℃以上的條件下熱處理已形 成了電鍍膜的疊層體。

優選在上述熱處理工序中賦予的溫度為800℃以上。

在本發明中，優選成為內部電極的主成分的金屬和成為電鍍膜的主成 分的金屬互不相同。