[實用新型]微型磁通門傳感器

無效

• 申請號: 200720117622.8
• 申請日: 2007-12-07
• 公開（公告）號: CN201126470Y
• 公開（公告）日: 2008-10-01
• 發明（設計）人: 劉曉為;霍明學;董長春;尹亮;雷岳強
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G01R33/04
• 分類號: G01R33/04
• 代理公司: 哈爾濱市哈科專利事務所有限責任公司
• 代理人: 劉婭

一、技術領域

本發明涉及的是一種弱磁場檢測傳感器，具體地說是一種基于二次諧波選擇法的微型磁通門傳感器。

二、背景技術

近年來隨著微電子機械系統(MEMS)技術以及集成電路工藝的日益成熟，磁通門傳感器開始向集成化、微型化方向發展。

磁通門傳感器分辨率高，測量弱磁場范圍寬，具有可靠、簡易、經濟耐用，能夠直接測量磁場的分量和適于在高速運動系統中使用等特點。然而傳統的磁通門傳感器接口電路多采用的是分立元器件電路，這種電路的主要缺點是尺寸、重量、功耗都比較大和成本比較高，因此限制了磁通門傳感器在某些方面上的應用。在保持傳統磁通門原有良好性能的條件下通過巧妙的設計、制造來降低功耗，使其微型化已經具有非常重要的意義。

三、發明內容

本發明的目的在于提供一種接口電路穩定性高，抗干擾能力強，功耗小，同時芯片尺寸小，從而實現磁通門的集成化、微型化的微型磁通門傳感器。

本發明的目的是這樣實現的：它包括探頭和接口電路兩部分，其中接口電路部分由前置放大電路2、帶通濾波器3、開關相敏解調電路7、低通濾波器8、緩沖級4、信號發生電路5、倍頻電路6構成，所述信號發生電路5由文氏橋電路構成，產生5KHZ正弦信號，一路通過緩沖級4接至磁通門探頭1的輸入端，一路送到倍頻器6的輸入端，倍頻器輸出接至相敏解調器7的一個輸入端，探頭的輸出端輸出信號經過前置放大器2、帶通濾波器3、相敏解調器7，低通濾波器8然后輸出。

本發明還可以包括：

1、所述的CMOS接口電路中的信號發生電路是采用文氏橋結構產生正弦信號，其中第一運算放大器F1的同相端經電阻R1、電容C1與第一運算放大器F1的輸出端相連，第一運算放大器F1的同相端經并聯的電阻R2、電容C2接地，第一運算放大器F1的異相端經電阻R3接地，第一運算放大器F1的異相端經電阻R4、電阻R5與第一運算放大器F1的輸出端相連，第一運算放大器F1的異相端經電阻R4、電阻R7與第一運算放大器F1的輸出端相連，第一運算放大器F1的異相端經電阻R4、電阻R6和兩個反向串聯的二極管D1、二極管D2與第一運算放大器F1的輸出端相連。

2、所述的CMOS接口電路中的帶通濾波電路采用二階帶通濾波器，其中第二運算放大器F2的異相端經電阻R8接地，第二運算放大器F2的異相端經電阻R9接至第二運算放大器F2的輸出端，輸入信號經電阻R10、電容C4接至第二運算放大器F2的同相端，電阻R10和電容C4中間通過電容C3接地，電容C4和第二運算放大器F1的同相端中間經電阻R11接地。

3、所述的CMOS接口電路中的相敏解調電路采用開關相敏解調器7，其中第三運算放大器F3的異相端經電阻R13接地，其中第三運算放大器F3的異相端經電阻R14接至第三運算放大器F3的輸出端，帶通輸出信號經電阻R12接至第三運算放大器F3的同相端，電阻R12和第三運算放大器之間通過PMOS管M1、NMOS管M2接地，PMOS管M3和NMOS管M4串聯接成反相器的形式，PMOS管M1的柵與PMOS管M3、NMOS管M4的柵、比較器的輸出相連，PMOS管M3、NMOS管M4的中間和NMOS管M2相連，比較器的異相端接地，比較器的同相端與倍頻電路輸出相連。

4、所述的CMOS接口電路中的低通電路8采用二階地通濾波器，其中第四運算放大器F4的異相端經電阻R17接地，其中第四運算放大器F4的異相端經電阻R18接至第四運算放大器F4的輸出端，相敏輸出信號經電阻R15、電阻R16接至第四運算放大器F4的同相端，電阻R15和電阻R16中間通過電容C5接地，電阻R16和第四運算放大器F4之間通過電容C6接地。

本發明讓信號發生電路產生頻率較低的正弦信號。用這個低頻的正弦信號使激勵初級線圈處于周期性過飽和狀態，當有外磁場作用在探頭軸向時，在感應線圈中將會感應出一個含有外界磁場強度在探頭軸向分量大小的信息，感應線圈感應出來的信號含有奇次諧波和二次諧波，在濾波電路中使用帶通濾波電路濾除奇次諧波，信號經過帶通濾波電路后與倍頻的信號一同送入到相敏檢波電路中。通過相敏檢波電路檢測出的信號通過低通濾波電路進行平滑濾波，低通濾波電路出來的信號就是最終所要的信號。

本發明的主要優點體現在利用CMOS模擬集成電路技術，實現磁通門傳感器接口電路的單芯片集成。所提供的磁通門磁強計的接口電路穩定性高，抗干擾能力強，功耗小，同時芯片尺寸小，從而實現磁通門的集成化、微型化。

四、附圖說明

圖1為本發明的結構框圖。