[實用新型]微型磁通門傳感器

無效

• 申請?zhí)枺?/td>: 200720117622.8
• 申請日: 2007-12-07
• 公開（公告）號: CN201126470Y
• 公開（公告）日: 2008-10-01
• 發(fā)明（設計）人: 劉曉為;霍明學;董長春;尹亮;雷岳強
• 申請（專利權）人: 哈爾濱工業(yè)大學
• 主分類號: G01R33/04
• 分類號: G01R33/04
• 代理公司: 哈爾濱市哈科專利事務所有限責任公司
• 代理人: 劉婭

1、一種微型磁通門傳感器，它包括探頭和接口電路兩部分，其特征是：其中接口電路部分由前置放大電路(2)、帶通濾波器(3)、開關相敏解調(diào)電路(7)、低通濾波器(8)、緩沖級(4)、信號發(fā)生電路(5)、倍頻電路(6)構成，所述信號發(fā)生電路(5)由文氏橋電路構成，產(chǎn)生5KHZ正弦信號，一路通過緩沖級(4)接至磁通門探頭(1)的輸入端，一路送到倍頻器(6)的輸入端，倍頻器輸出接至相敏解調(diào)器(7)的一個輸入端，探頭的輸出端輸出信號經(jīng)過前置放大器(2)、帶通濾波器(3)、相敏解調(diào)器(7)，低通濾波器(8)然后輸出。

2、根據(jù)權利要求1所述的微型磁通門傳感器，其特征是：所述的CMOS接口電路中的信號發(fā)生電路是采用文氏橋結構產(chǎn)生正弦信號，其中第一運算放大器F1的同相端經(jīng)電阻R1、電容C1與第一運算放大器F1的輸出端相連，第一運算放大器F1的同相端經(jīng)并聯(lián)的電阻R2、電容C2接地，第一運算放大器F1的異相端經(jīng)電阻R3接地，第一運算放大器F1的異相端經(jīng)電阻R4、電阻R5與第一運算放大器F1的輸出端相連，第一運算放大器F1的異相端經(jīng)電阻R4、電阻R7與第一運算放大器F1的輸出端相連，第一運算放大器F1的異相端經(jīng)電阻R4、電阻R6和兩個反向串聯(lián)的二極管D1、二極管D2與第一運算放大器F1的輸出端相連。

3、根據(jù)權利要求1所述的微型磁通門傳感器，其特征是：所述的CMOS接口電路中的帶通濾波電路采用二階帶通濾波器，其中第二運算放大器F2的異相端經(jīng)電阻R8接地，第二運算放大器F2的異相端經(jīng)電阻R9接至第二運算放大器F2的輸出端，輸入信號經(jīng)電阻R10、電容C4接至第二運算放大器F2的同相端，電阻R10和電容C4中間通過電容C3接地，電容C4和第二運算放大器F1的同相端中間經(jīng)電阻R11接地。

4、根據(jù)權利要求1所述的微型磁通門傳感器，其特征是：所述的CMOS接口電路中的相敏解調(diào)電路采用開關相敏解調(diào)器7，其中第三運算放大器F3的異相端經(jīng)電阻R13接地，其中第三運算放大器F3的異相端經(jīng)電阻R14接至第三運算放大器F3的輸出端，帶通輸出信號經(jīng)電阻R12接至第三運算放大器F3的同相端，電阻R12和第三運算放大器之間通過PMOS管M1、NMOS管M2接地，PMOS管M3和NMOS管M4串聯(lián)接成反相器的形式，PMOS管M1的柵與PMOS管M3、NMOS管M4的柵、比較器的輸出相連，PMOS管M3、NMOS管M4的中間和NMOS管M2相連，比較器的異相端接地，比較器的同相端與倍頻電路輸出相連。

5、根據(jù)權利要求1所述的微型磁通門傳感器，其特征是：所述的CMOS接口電路中的低通電路(8)采用二階地通濾波器，其中第四運算放大器F4的異相端經(jīng)電阻R17接地，其中第四運算放大器F4的異相端經(jīng)電阻R18接至第四運算放大器F4的輸出端，相敏輸出信號經(jīng)電阻R15、電阻R16接至第四運算放大器F4的同相端，電阻R15和電阻R16中間通過電容C5接地，電阻R16和第四運算放大器F4之間通過電容C6接地。