[實用新型]具有探針的前端總線測試裝置及前端總線測試架構

無效

• 申請號: 200720077334.4
• 申請日: 2007-12-26
• 公開（公告）號: CN201130215Y
• 公開（公告）日: 2008-10-08
• 發明（設計）人: 葉繼祥;陳志豐
• 申請（專利權）人: 英業達科技有限公司;英業達股份有限公司
• 主分類號: G01R27/02
• 分類號: G01R27/02;G01R1/073
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳亮

技術領域

本實用新型涉及一種測試架構，特別涉及一種仿真特性阻抗以使測試更準確的測試架構。

背景技術

中央處理器(CPU)是一臺計算機的核心部分，而其與外界的數據傳輸都是通過前端總線(FSB，Front?Side?Bus)來完成的。前端總線是將中央處理器連接到北橋芯片的總線，進而通過北橋芯片和內存、顯卡等部件交換數據。前端總線是中央處理器和外界交換數據的最主要通道，因此前端總線的數據傳輸能力對計算機整體性能作用很大，如果沒足夠快的前端總線，再強的中央處理器也不能明顯提高計算機整體速度。前端總線頻率越大，代表著中央處理器與北橋芯片之間的數據傳輸能力越大，更能充分發揮出中央處理器的功能。現在的中央處理器技術發展很快，運算速度提高很快，而足夠大的前端總線可以保障有足夠的數據供給給中央處理器，較低的前端總線將無法供給足夠的數據給中央處理器，這樣就限制了中央處理器性能得發揮，成為系統瓶頸。因此，測試前端總線的工作狀態是一項必不可少的工作。

請參見圖1，一般在測試前端總線時需要進行內存控制中心(MCH)101至中央處理器103方向的前端總線信號完整性的測試，是以中央處理器103背板下的測量通孔Via點102為測量點，而實際的前端總線傳輸終點為中央處理器103的下墊板(die?pad)104。故現行方式是直接從中央處理器103背板下的Via點102測試到的信號并非最終到達中央處理器103的前端總線信號，沒有考慮到Via點102至中央處理器103內下墊板104之間的特性阻抗Z0，所以就不具有參考價值。而在Via點102測量出來的時鐘(CLK)信號有很大的反射(請參見圖2)，且單調性很差，故在測量其它如控制、地址及數據信號的建立，保持時間時會很不準確。(圖中Z為傳輸線特征阻抗，Z0為中央處理器403的背板到中央處理器403的下墊板間的特性阻抗)

臺灣專利號為TWI258587的發明專利揭示了一種可使用針床進行功能測試之待測電路板。待測電路板上包括一處理中心、一內存及多個測試鍵。其中內存內部寫入至少一組診斷碼，處理中心是依據透過測試鍵輸入的測試電信號，執行診斷碼，并將執行結果透過測試鍵輸出至針床，以供判斷待測電路板的功能是否正常。

另外，專利號為TWI258587的發明專利又揭示一種多功能印刷電路板測試裝置300，用以測試一待測電路板301是否正常，其結構如圖3所示，包括：一治具303，包括多個可上下移動的探針，分別對準待測電路板301上的測試點；一控制電路305，電連接治具以控制探針的移動；一計算機裝置307，透過排線電連接至控制電路305，以輸入控制信號控制探針的移動，并透過該探針輸入一測試電信號至待測電路板301；一診斷碼，寫入待測電路板301的內存內，當進行測試時，待測電路板301是依據測試電信號以執行診斷碼，并將執行結果輸出至計算機裝置，以顯示待測電路板的功能是否正常。

上述專利號為TWI258587的發明專利利用一具有探針的治具，來分別連接及對準待測電路板上的測試點，以測量待測電路板的功能是否正常。但其并不能解決測試前端總線信號完整性時阻抗不匹配的問題。并且公知的在測試前端總線信號完整性時需在中央處理器背板下焊接引出線，但中央處理器背板下的走線和接觸點密度非常大，給人工焊接帶來很大的挑戰，極易造成短接。另外，人工自制的引出線長短不一，會造成高數信號下失真更嚴重。

發明內容

本實用新型的目的是提供一種具有探針的前端總線測試裝置，以解決測試前端總線信號完整性時阻抗不匹配的問題。

本實用新型的另一目的是提供一種前端總線測試架構，以解決測試前端總線信號完整性時阻抗不匹配的問題。

本實用新型提出一種具有探針的前端總線測試裝置，連接至位于內存控制中心與中央處理器傳輸信號的路徑上的且在中央處理器背板上的測量通孔，具有探針的前端總線測試裝置又包括主體部件、多個探針以及阻抗仿真模塊。多個探針設置于主體部件上，且其與中央處理器的背板上的測量通孔點接觸。阻抗仿真模塊設置于主體部件上，用以仿真從中央處理器背板的測量通孔到中央處理器的下墊板之間的特性阻抗。