[發(fā)明專利]用于封裝芯片的承載帶及芯片封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 200710307385.6
• 申請(qǐng)日: 2007-12-29
• 公開（公告）號(hào): CN101471321A
• 公開（公告）日: 2009-07-01
• 發(fā)明（設(shè)計(jì)）人: 沈弘哲
• 申請(qǐng)（專利權(quán)）人: 南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司
• 主分類號(hào): H01L23/498
• 分類號(hào): H01L23/498;H01L23/544
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司
• 代理人: 陳 亮

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種用于封裝芯片的承載帶及芯片封裝結(jié)構(gòu)；特別是一種具有共用測(cè)試墊區(qū)的承載帶及芯片封裝結(jié)構(gòu)。

背景技術(shù)

隨著工業(yè)的進(jìn)步，各種液晶屏幕、具折疊功能的電子產(chǎn)品已被廣泛使用于日常生活中。其中，由于可撓性電路板具有厚度薄、引腳間距小、且腳數(shù)高等優(yōu)點(diǎn)，當(dāng)液晶屏幕為了節(jié)省空間，或是電子產(chǎn)品為了達(dá)到折疊的功能時(shí)，可撓性電路板便成為不可或缺的元件。

一般而言，可撓性電路板是利用芯片封裝技術(shù)，將半導(dǎo)體芯片接合于其上。其中，卷帶自動(dòng)接合封裝(Tape?Automatic?Bonding，TAB)技術(shù)是將芯片固定于承載帶上，并以芯片的凸塊或焊墊，與承載帶的金屬引線層對(duì)位加壓接合，為目前最常見的芯片封裝技術(shù)之一。其又可分成卷帶承載封裝(Tape?CarrierPackage，TCP)及薄膜覆晶封裝(Chip-On-Film，COF)二種封裝型式。

圖1所示為現(xiàn)有的芯片封裝結(jié)構(gòu)1的示意圖，芯片封裝結(jié)構(gòu)1包含承載帶10，承載帶10具有多個(gè)定位孔111、多個(gè)測(cè)試墊131、131’、第一引腳部分141及第二引腳部分142。其中，多個(gè)定位孔111是沿一輸送方向X，分布于承載帶10的二側(cè)邊，用以輸送該承載帶10，或用以定位承載帶10的位置，以便將芯片21接合至承載帶10上或連結(jié)一電性測(cè)試裝置(圖未示)進(jìn)行電性測(cè)試。

為方便說明，如圖1所示，在承載帶10上定義一封裝區(qū)域121以及分別位于封裝區(qū)域121二側(cè)的二測(cè)試墊區(qū)13、13’，其中，封裝區(qū)域121是設(shè)置于承載帶10二側(cè)邊的定位孔111之間，并沿輸送方向X分布，芯片21是設(shè)置于封裝區(qū)域121內(nèi)，而測(cè)試墊131、131’是分別設(shè)置于第一測(cè)試墊區(qū)13及第二測(cè)試墊區(qū)13’上。而第一引腳部分141自封裝區(qū)域121延伸至第一測(cè)試墊區(qū)13與測(cè)試墊131電性連結(jié)，而第二引腳部分142自封裝區(qū)域121延伸至第二測(cè)試墊區(qū)13’與測(cè)試墊131’電性連結(jié)。

由于芯片21是接合于承載帶10的封裝區(qū)域121，并以輸入端與輸出端(圖未示)分別與第一引腳部分141及第二引腳部分142電性連結(jié)，以構(gòu)成該芯片封裝結(jié)構(gòu)1。如此一來，芯片21的輸入端與輸出端，可分別通過第一引腳部分141及第二引腳部分142電性連結(jié)至第一測(cè)試墊區(qū)13的測(cè)試墊131及第二測(cè)試墊區(qū)13’的測(cè)試墊131’。完成封裝芯片21于承載帶10的封裝區(qū)域121中后，一旦電性測(cè)試裝置以探針同時(shí)電性連結(jié)測(cè)試墊131及測(cè)試墊131’，便可對(duì)芯片21進(jìn)行電性測(cè)試。

由圖1可以清楚看出，現(xiàn)有的芯片封裝結(jié)構(gòu)1上，測(cè)試墊131、131’是分別配置于各芯片21二側(cè)。當(dāng)芯片21的電性測(cè)試完成后，第一測(cè)試墊區(qū)13及第二測(cè)試墊區(qū)13’皆需裁切去除，僅留下封裝區(qū)域121上的芯片21、第一引腳部分141及第二引腳部分142。可想見地，若第一測(cè)試墊區(qū)13及第二測(cè)試墊區(qū)13’所使用的區(qū)域愈大，裁切去除的部分愈多，此將造成承載帶10不必要的浪費(fèi)。此外，現(xiàn)有的芯片封裝結(jié)構(gòu)1，在進(jìn)行對(duì)芯片21電性測(cè)試時(shí)，是將電性測(cè)試裝置的探針，順序且重復(fù)地對(duì)測(cè)試墊131及測(cè)試墊131’執(zhí)行電性連接的動(dòng)作，此電性測(cè)試需要將探針反復(fù)地動(dòng)作，導(dǎo)致花費(fèi)大量制程時(shí)間，使得生產(chǎn)測(cè)試效率不佳。

有鑒于此，提供一種可減少裁切量及提升測(cè)試效率的承載帶及芯片封裝結(jié)構(gòu)，是此領(lǐng)域亟待解決的問題。

發(fā)明內(nèi)容

本發(fā)明的一目的在于提供一種用于封裝芯片的承載帶及芯片封裝結(jié)構(gòu)，相鄰的二芯片封裝結(jié)構(gòu)可共用一測(cè)試墊區(qū)，以減少測(cè)試墊區(qū)于承載帶上所占的面積比例。由于測(cè)試墊區(qū)最終將被裁切去除，本發(fā)明的承載帶及芯片封裝結(jié)構(gòu)于測(cè)試完成后進(jìn)行裁切時(shí)，可降低因?yàn)椴们袦y(cè)試墊區(qū)所導(dǎo)致承載帶的浪費(fèi)，進(jìn)而節(jié)省制造成本。

本發(fā)明的另一目的在于提供一種用于封裝芯片的承載帶及芯片封裝結(jié)構(gòu)，由于相鄰的二芯片封裝結(jié)構(gòu)可利用共用的測(cè)試墊區(qū)與一電性測(cè)試裝置電性連接，故電性測(cè)試裝置可同時(shí)或單獨(dú)對(duì)二芯片進(jìn)行電性測(cè)試，至少可減少測(cè)試機(jī)臺(tái)的探針與測(cè)試墊反復(fù)接觸及脫離的動(dòng)作，進(jìn)而節(jié)省電性測(cè)試的作業(yè)時(shí)間，提升生產(chǎn)檢測(cè)效率。