[發(fā)明專利]制造半導(dǎo)體器件的方法

無效

• 申請?zhí)枺?/td>: 200710307125.9
• 申請日: 2007-12-27
• 公開（公告）號: CN101211865A
• 公開（公告）日: 2008-07-02
• 發(fā)明（設(shè)計(jì)）人: 劉載善;吳相錄
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: H01L21/84
• 分類號: H01L21/84;H01L21/027;H01L21/28
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司
• 代理人: 劉繼富;顧晉偉

相關(guān)申請的交叉引用

本發(fā)明要求2007年12月27日提交的韓國專利申請2006-0134353的優(yōu)先權(quán)，其全部內(nèi)容通過引用并入本文。

技術(shù)領(lǐng)域

本發(fā)明涉及一種制造半導(dǎo)體器件的方法，并更特別地，涉及一種在具有不同圖案密度的區(qū)域中使用硬掩模方案的蝕刻方法。

背景技術(shù)

隨著半導(dǎo)體器件變得更高度集成，柵極的臨界尺寸(CD)減小。不僅在存儲單元區(qū)域中而且也在周邊區(qū)域域中需要CD的減小，其中在所述周邊區(qū)域域中形成用以驅(qū)動單元的驅(qū)動電路、諸如譯碼器的邏輯器件和讀出放大器的周邊區(qū)域。

一般而言，硬掩模方案應(yīng)用于形成半導(dǎo)體器件柵極的柵極蝕刻工藝中。根據(jù)該硬掩模方案，在光刻膠圖案下方形成具有與用作蝕刻掩模的光刻膠圖案基本上相同圖案的硬掩模，以補(bǔ)償光刻膠圖案的限制。然后，在除去該光刻膠圖案之后，將該硬掩模用作該柵極蝕刻工藝的蝕刻掩模。

然而，當(dāng)在該柵極蝕刻工藝期間蝕刻用于該硬掩模的氮化物層時，與單元區(qū)域相比，由圖案密度差異導(dǎo)致的負(fù)載效應(yīng)增加了周邊區(qū)域的最終檢視臨界尺寸(FICD)。即使在對該單元區(qū)域和該周邊區(qū)域應(yīng)用相同的DICDs時，與周邊區(qū)域的顯影檢視臨界尺寸(DICD)相比，該負(fù)載效應(yīng)增加了該FICD。

因此，需要以與相應(yīng)于該FICD改變值的蝕刻CD偏壓一樣多地降低周邊區(qū)域的DICD。然而，在該情況下，當(dāng)使用光掩模進(jìn)行曝光工藝時，會減小裕度。結(jié)果，在該周邊區(qū)域中發(fā)生諸如圖案塌陷的圖案故障。此外，隨著半導(dǎo)體器件的線寬的減小，周邊區(qū)域的柵極FICD減小。因此，需要與該蝕刻CD偏壓一樣多地減小該周邊區(qū)域的DICD。因此，光刻工藝的裕度降低，使得難以形成圖案。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施方案提供一種制造半導(dǎo)體器件的方法，所述方法防止具有高圖案密度的區(qū)域(即，存儲單元區(qū)域)和具有低圖案密度的區(qū)域(即，周邊區(qū)域域)之間的柵極最終檢測臨界尺寸(FICD)差異的增加。

依據(jù)本發(fā)明的一個方面，提供一種制造包含第一區(qū)域和第二區(qū)域的半導(dǎo)體器件的方法，其中在該第二區(qū)域中形成的蝕刻目標(biāo)圖案的圖案密度小于在該第一區(qū)域中形成的蝕刻目標(biāo)圖案的圖案密度。該方法包括：提供含有該第一區(qū)域和該第二區(qū)域的襯底；在該襯底上形成蝕刻目標(biāo)層；在該蝕刻目標(biāo)層上形成硬掩模層；蝕刻該硬掩模層以分別在該第一區(qū)域和第二區(qū)域中形成第一硬掩模圖案和第二硬掩模圖案；減小在該第二區(qū)域中形成的第二硬掩模圖案的寬度；及使用該第一硬掩模圖案和具有減小寬度的該第二硬掩模圖案作為蝕刻阻擋來蝕刻該蝕刻目標(biāo)層，以在該第一區(qū)域和第二區(qū)域中形成蝕刻目標(biāo)圖案。

附圖說明

圖1A到1F舉例說明根據(jù)本發(fā)明實(shí)施方案制造半導(dǎo)體器件的方法的橫截面圖。

具體實(shí)施方式

本發(fā)明的實(shí)施方案涉及制造半導(dǎo)體器件的方法。

參照附圖，放大所舉例說明的層和區(qū)域的厚度以利于說明。當(dāng)?shù)谝粚颖环Q為“在第二層上”或“在襯底上”時，其可以表示該第一層直接形成在第二層或襯底上，或其也可表示在該第一層與該襯底之間可存在第三層。此外，在本發(fā)明各種實(shí)施方案中的相同或相似的附圖標(biāo)記在不同的附圖中表示相同或相似的元件。

圖1A到1F舉例說明根據(jù)本發(fā)明實(shí)施方案的制造半導(dǎo)體器件的方法的橫截面圖。

參照圖1A，提供包含存儲單元區(qū)域CELL與周邊區(qū)域PERI的襯底10。該襯底10包含絕緣體上硅(SOI)襯底或價(jià)錢低廉的大塊襯底。

隨后，在襯底10上形成柵極絕緣層11。該柵極絕緣層11包含氧化硅(SiO₂)層，氧化硅層與氮化物層的疊層結(jié)構(gòu)，或者諸如氧化鉿(HfO₂)層、氧化鋯(ZrO₂)層、及氧化鋁(AlO₃)層的金屬氧化物層，該金屬氧化物層具有比氧化硅層高的介電常數(shù)。例如，當(dāng)使用SiO₂層形成該柵極絕緣層11時，其可通過濕氧化、干氧化、或者自由基氧化法實(shí)現(xiàn)。

然后，在該柵極絕緣層11上形成柵極導(dǎo)電層12。此時，該柵極導(dǎo)電層12包含摻雜的多晶硅層和未摻雜的多晶硅層。例如，通過使用硅烷(SiH₄)氣體的低壓化學(xué)氣相沉積(LPCVD)法來形成該未摻雜的多晶硅層。形成柵極金屬層13以降低柵極電極的電阻率。