[發明專利]快閃存儲器設備及其編程方法

無效

• 申請號: 200710306863.1
• 申請日: 2007-09-29
• 公開（公告）號: CN101202112A
• 公開（公告）日: 2008-06-18
• 發明（設計）人: 李熙烈
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 北京市柳沈律師事務所
• 代理人: 錢大勇

技術領域

本發明涉及一種快閃存儲器設備及其編程方法，尤其涉及一種能夠提高編程速度的快閃存儲器設備及編程方法。

背景技術

通常，快閃存儲器設備包括疊置在半導體襯底上的絕緣層、浮置柵極、介電層及控制柵極。浮置柵極用作電荷存儲層，下面將描述其細節。

當通過所選擇的字線向控制柵極施加編程電壓時，在半導體襯底與浮置柵極之間產生F-N(Fowler-Nordheim)隧穿現象，從而電子從半導體襯底流入浮置柵極以執行編程操作。

存儲電子的浮置柵極成為了具有比擦除閾值電壓更高的電壓的編程單元，并因此可以通過讀取閾值電壓的這一分布差別來區分編程單元與該擦除單元。

快閃存儲器設備例如具有兩種狀態，擦除狀態或編程狀態，并且將以一個擦除狀態和一個編程狀態驅動的存儲設備稱作單級芯片(“SLC”)。另一方面，已經開發出用于存儲比單級芯片SLC更多的數據的多級中的每一存儲單元的編程方法，其被稱作多級芯片(“MLC”)。通過在閾值電壓的各個分布區間中定義彼此不同的每個數據狀態的方式來操作該多級芯片MLC。下面將描述其更多細節。

例如，當數據被存儲在多級芯片MLC上時，可以將一個存儲單元可能具有的狀態分為擦除狀態、PV1狀態、PV2狀態和PV3狀態。這里，假定PV1狀態是編程閾值電壓區間中具有最低區間的編程狀態，PV2狀態在閾值分布中高于PV1狀態，以及PV3狀態高于PV2狀態。如此，對于各個閾值電壓區間，可以依次定義多位數據(即11、01、00和01)。下面，參考圖1對其進行說明。

圖1A至圖1D示出快閃存儲器設備的傳統編程方法。將存儲單元可能具有的每一閾值電壓區間分為擦除狀態、PV1狀態、PV2狀態和PV3狀態，并且對每一狀態定義2位(多位)數據值。該2位數據值的低位稱為低頁(lowpage)，而高位稱為高頁(high?page)。低頁的編程操作稱為低頁編程“LSB編程”，而高頁的編程操作稱為高頁編程“MSB編程”。

下面將描述多級芯片MLC的編程序列。

首先，在以塊為單位配置的存儲單元陣列中，擦除所選塊的所有存儲單元(圖1A)。隨后，執行低頁編程LSB操作。

在低頁編程LSB操作中，在處于擦除狀態的存儲單元之中，將地電壓施加到所選存儲單元的位線，而將電源電壓施加到未選存儲單元的位線。以將編程電壓施加到所選字線并且將通過電壓(pass?voltage)施加到未選字線的方式，執行低頁編程LSB操作。于是，通過低頁編程LSB操作的這些過程，擦除狀態的所選存儲單元成為PV1狀態(圖1B)。

高頁編程MSB操作可以分為第一高頁編程MSB和第二高頁編程MSB。

第一高頁編程MSB操作是用于將所選存儲單元編程為PV2狀態的操作。為了將擦除的存儲單元編程為PV2狀態，所選存儲單元被從擦除狀態通過LSB編程到PV1狀態，并且之后對其執行第一MSB編程以使所選存儲單元成為PV2狀態(圖1C)。

第二高頁編程MSB操作是用于將所選存儲單元編程為PV3狀態的操作(圖1D)。以下述方式來執行第二高頁編程MSB，即在擦除狀態的存儲單元中，將地電壓施加到所選存儲單元的位線上、且將編程電壓施加到與所選存儲單元相連的字線上。

由于不得不執行將單元從擦除狀態編程到各個編程狀態(PV1狀態、PV2狀態或PV3狀態)的每一編程操作，因此可能降低多級芯片MLC的編程操作速度。

發明內容

根據本發明，在具有不同編程閾值電壓區間的多級芯片的編程操作中，可以將閾值電壓之間的不同電壓施加到位線，并因此可以同時執行具有不同閾值電壓區間的編程操作。因此，可以降低編程的操作頻率以減小編程操作時間。

根據本發明的一個實施例的一種對快閃存儲器設備進行編程的方法，包括：執行第一編程，以將單元編程至第一狀態和高于該第一狀態的第二狀態；以及與所述第一編程一起同時執行第二編程，以將單元編程至所述第二狀態和高于該第二狀態的第三狀態。

對處于擦除狀態的單元之中的所選單元執行該第一編程，使之成為該第一狀態。

所選單元是將被編程至第一狀態和第二狀態的單元，并且當執行該第一編程時，與要被編程至第一狀態的單元一起，將要被編程至第二狀態的單元同時編程至第一狀態。

執行該第二編程，以將處于擦除狀態的單元之中的所選單元編程至第三狀態，并且同時將經所述第一編程的單元之中要被編程至第二狀態的單元編程至該第二狀態。