[發明專利]延時鎖定環電路以及從其產生倍頻時鐘的方法

無效

• 申請號: 200710305771.1
• 申請日: 2007-11-21
• 公開（公告）號: CN101222227A
• 公開（公告）日: 2008-07-16
• 發明（設計）人: 白承桓;李承源
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H03L7/081
• 分類號: H03L7/081;H03L7/085;H03L7/089;H03K5/135;H03K5/04;H03K5/05;H03K5/06
• 代理公司: 北京市柳沈律師事務所
• 代理人: 錢大勇

1.一種延遲鎖定環電路，包括：

相位檢測器，其通過檢測外部時鐘信號和反饋時鐘信號之間的相位差來產生檢測信號；

電荷泵，其響應于所述檢測信號而控制電壓信號VCON的電平；以及

電壓控制延遲線，其通過響應于所述電壓信號而延遲所述外部時鐘信號來產生多個延遲時鐘信號，并且根據所述外部時鐘信號的頻率范圍，借助不同數量的所述延遲時鐘信號來產生倍頻時鐘信號，

其中，所述倍頻時鐘信號是通過將所述外部時鐘信號乘整數倍而產生的，并且其中所述反饋時鐘信號是從所述多個延遲時鐘信號延遲所述外部時鐘信號的周期而得到的。

2.如權利要求1所述的延遲鎖定環電路，其中，所述頻率范圍相對于參考頻率分為高頻范圍和低頻范圍。

3.如權利要求2所述的延遲鎖定環電路，還包括：頻率檢測器，其響應所述外部時鐘信號而產生用于劃分高頻和低頻范圍的選擇信號，

其中，所述電壓控制延遲線響應于所述選擇信號而產生所述倍頻時鐘信號。

4.如權利要求3所述的延遲鎖定環電路，其中，所述相位檢測器的檢測信號包括遞增信號和遞減信號。

5.如權利要求4所述的延遲鎖定環電路，其中，所述相位檢測器包括：

第一觸發器，包括：被施加驅動電壓的輸入節點、被施加所述外部時鐘信號的時鐘節點、被施加復位信號的復位節點、以及從其輸出所述遞增信號的輸出節點；

第二觸發器，包括：被施加驅動電壓的輸入節點、被施加所述反饋時鐘信號的時鐘節點、被施加復位信號的復位節點、以及從其輸出所述遞減信號的輸出節點；

第一邏輯電路，用于對所述遞增信號和所述遞減信號執行與非運算；以及

第二邏輯電路，用于根據對所述第一邏輯電路的輸出值和初始化信號的與運算來產生所述復位信號。

6.如權利要求4所述的延遲鎖定環電路，其中，所述電荷泵包括：

第一NMOS晶體管，包括連接到驅動電壓的漏極、連接到輸出端的源極、和耦合到所述遞增信號的柵極；

第二NMOS晶體管，包括連接到所述輸出端的漏極、連接到地的源極、和耦合到所述遞減信號的柵極；以及

電容，耦合在所述輸出端和地之間。

7.如權利要求4所述的延遲鎖定環電路，其中，所述電壓控制延遲線使用多個延遲單元來產生所述多個延遲時鐘信號。

8.如權利要求7所述的延遲鎖定環電路，其中，每個延遲單元使用反相器來從輸入時鐘信號產生延遲時鐘信號。

9.如權利要求8所述的延遲鎖定環電路，其中，每個延遲單元包括：

PMOS晶體管，包括連接到所述驅動電壓的源極、連接到延遲時鐘輸出節點的漏極、和耦合到輸入時鐘的柵極；

第三NMOS晶體管，包括連接到所述延遲時鐘輸出節點的漏極和耦合到所述輸入時鐘的柵極；以及

第四NMOS晶體管，包括連接到所述第三NMOS晶體管的所述源極的漏極、連接到地的源極、和耦合到所述電壓信號的柵極。

10.如權利要求7所述的延遲鎖定環電路，其中，所述電壓控制延遲線包括2m個延遲單元，m為正整數，以預定延遲時間順序產生2m個延遲時鐘信號，每個延遲時鐘信號通過所述多個延遲單元中的相應一個延遲單元產生，并且響應于所述選擇信號而根據延遲的順序，借助m個延遲時鐘信號或2m個延遲時鐘信號來確定產生所述倍頻時鐘信號。

11.如權利要求10所述的延遲鎖定環電路，其中，當所述外部時鐘信號以高頻運行時，使用所述m個延遲時鐘信號，而當所述外部時鐘信號以低頻運行時，使用所述2m個延遲時鐘信號。

12.如權利要求11所述的延遲鎖定環電路，其中，所述電壓控制延遲線包括：

第一倍頻時鐘發生器，其運行以借助從所述外部時鐘順序延遲的所述m個延遲時鐘信號來產生第一倍頻時鐘信號；

第二倍頻時鐘發生器，其運行以借助所述2m個延遲時鐘信號來產生第二倍頻時鐘信號；以及

倍頻時鐘選擇器，其運行以響應于所述選擇信號而選擇所述第一倍頻時鐘信號和第二倍頻時鐘信號中的一個。