[發(fā)明專(zhuān)利]一種降低歐姆壓降的芯片及其方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710304294.7
• 申請(qǐng)日: 2007-12-27
• 公開(kāi)（公告）號(hào): CN101221951A
• 公開(kāi)（公告）日: 2008-07-16
• 發(fā)明（設(shè)計(jì)）人: 劉健;祝侃;楊柱
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京中星微電子有限公司
• 主分類(lèi)號(hào): H01L27/02
• 分類(lèi)號(hào): H01L27/02;H01L23/50
• 代理公司: 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所
• 代理人: 陳霽

????????????????????????技術(shù)領(lǐng)域

本發(fā)明涉及一種芯片，特別是能夠降低歐姆壓降的芯片以及降低歐姆壓降的方法。

????????????????????????背景技術(shù)

芯片的供電是芯片元件正常工作的保證。芯片的供電又包括IO供電和內(nèi)核(CORE)供電。對(duì)于內(nèi)核供電來(lái)說(shuō)，由于芯片的集成度越來(lái)越大，一個(gè)芯片上的邏輯門(mén)的數(shù)量也越來(lái)越多，供電電源在芯片內(nèi)核上的走線也越來(lái)越長(zhǎng)，電壓在電源線上的壓降也越來(lái)越大。另一方面，隨著半導(dǎo)體技術(shù)的發(fā)展，芯片內(nèi)核電壓的值越來(lái)越低，使得器件抗電源壓降的范圍越來(lái)越小，這樣就有可能出現(xiàn)某些離電源過(guò)遠(yuǎn)的器件供電電壓不足而影響其正常工作的情況，這種現(xiàn)象稱(chēng)為歐姆壓降(IRDrop)。歐姆壓降的出現(xiàn)會(huì)增大電路的延時(shí)，還會(huì)增大時(shí)鐘網(wǎng)絡(luò)的時(shí)鐘扭斜，從而減小數(shù)據(jù)的保持時(shí)間，或者會(huì)增大信號(hào)的扭斜，減小信號(hào)的建立時(shí)間，這都會(huì)造成數(shù)據(jù)信號(hào)的傳輸延遲和電平不可預(yù)測(cè)，導(dǎo)致數(shù)據(jù)傳輸錯(cuò)誤。因此，歐姆壓降對(duì)芯片的時(shí)序和可靠性影響越來(lái)越大，嚴(yán)重時(shí)會(huì)導(dǎo)致芯片無(wú)法正常工作或部分失效，制約芯片的工作。

在芯片技術(shù)發(fā)展的初期，IO電壓和CORE電壓是一樣的，可以用一個(gè)電壓來(lái)提供。隨著深亞微米技術(shù)的發(fā)展，為了降低功耗，CORE電壓越來(lái)越低，而另一方面，由于PCB系統(tǒng)上的噪聲的影響，IO電壓依然保持不變。因此，需要在系統(tǒng)上為芯片提供兩個(gè)電壓。現(xiàn)有技術(shù)中的部分芯片通過(guò)在芯片四周設(shè)置不同的電源管腳(PAD)來(lái)分別為芯片IO和CORE供電。這樣，對(duì)于芯片內(nèi)核來(lái)說(shuō)，可以通過(guò)直接增加給CORE供電的電源PAD數(shù)目的方式來(lái)降低歐姆壓降。這些電源PAD可以在芯片內(nèi)部交織成網(wǎng)，使得器件就近接入電源，從而在一定程度上降低歐姆壓降。但是，這種方案的缺點(diǎn)是：首先，分別為IO和CORE供電的方式給系統(tǒng)造成了額外的開(kāi)銷(xiāo)，其次，為了降低歐姆壓降而大量增加電源PAD，必然要求芯片封裝的針腳(PIN)的數(shù)目增加，因此要受到芯片PIN數(shù)目的限制。

隨著芯片集成度的提高，為了節(jié)約成本，另一部分芯片在芯片內(nèi)部集成一個(gè)電壓調(diào)制器VR(Voltage?Regulator)，通過(guò)VR來(lái)為CORE供電。在這種情況下，VR的輸入為IO電壓，輸出為CORE電壓。這樣帶來(lái)的優(yōu)點(diǎn)是節(jié)約了系統(tǒng)上的成本，系統(tǒng)只需要為芯片提供一個(gè)IO電壓就可以了。但是對(duì)這樣的芯片而言，CORE直接由VR供電，使得離VR較遠(yuǎn)器件的歐姆壓降比較突出，不容忽略。

由于造成歐姆壓降的原因主要是由于CORE電源線的電阻過(guò)大造成的，降低電阻就可以減少甚至消除歐姆壓降造成的影響。最直觀的降低電阻的方法有兩個(gè)，減小電源線的長(zhǎng)度或增加電源線的寬度。對(duì)于給定的設(shè)計(jì)來(lái)講，芯片的面積是固定的，因此電源線的長(zhǎng)度也是固定的；對(duì)于增加電源線的寬度，這將帶來(lái)芯片面積的增加，導(dǎo)致成本的上升，也是不可取的。因此，需要一種新的方法來(lái)降低這種芯片的歐姆壓降。

????????????????????發(fā)明內(nèi)容

本發(fā)明的目的在于降低芯片的歐姆壓降。

根據(jù)本發(fā)明的第一方面，提供了一種芯片，包括：

電壓調(diào)制器，集成于芯片內(nèi)部；

至少一個(gè)電源管腳，設(shè)置于芯片周?chē)?/p>

所述電壓調(diào)制器的輸出連接至所述電源管腳，所述電源管腳互相連接并接入芯片的供電網(wǎng)。

在第一方面中，優(yōu)選的是所述電壓調(diào)制器的輸出同時(shí)接入芯片供電網(wǎng)。

在優(yōu)選方案中，所述電壓調(diào)制器的輸出直接連接至最近的一個(gè)電源管腳。在替代方案中，所述電壓調(diào)制器的輸出直接連接至多個(gè)電源管腳。

在優(yōu)選方案中，所述電壓調(diào)制器的輸出通過(guò)外部電源線連接至電源管腳，電源管腳之間通過(guò)所述外部電源線互相連接。

進(jìn)一步優(yōu)選地，所述外部電源線位于芯片封裝之內(nèi)。在替代方案中，所述外部電源線位于PCB上。

根據(jù)本發(fā)明的第二方面，提供了一種降低芯片歐姆壓降的方法，包括：

將芯片的電壓調(diào)制器的輸出連接至電源管腳，將所述電源管腳互相連接并接入芯片的供電網(wǎng)，其中電壓調(diào)制器集成于芯片內(nèi)部，電源管腳設(shè)置于芯片周?chē)?/p>

在第二方面中，優(yōu)選的是將所述電壓調(diào)制器的輸出也接入芯片供電網(wǎng)。

在優(yōu)選方案中，可以將電壓調(diào)制器的輸出直接連接至最近的一個(gè)電源管腳或直接連接至多個(gè)電源管腳。

在另一優(yōu)選方案中，可以將所述電壓調(diào)制器的輸出通過(guò)外部電源線連接至電源管腳，并將電源管腳也通過(guò)該外部電源線互相連接。