[發明專利]芯片重新配置的封裝結構中使用研磨的制造方法

有效

• 申請號: 200710199370.2
• 申請日: 2007-12-20
• 公開（公告）號: CN101465299A
• 公開（公告）日: 2009-06-24
• 發明（設計）人: 彭美芳
• 申請（專利權）人: 南茂科技股份有限公司;百慕達南茂科技股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60;H01L23/482;H01L23/31
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 周國城

技術領域

本發明涉及一種半導體的封裝方法，特別涉及一種研磨式的芯片重新配置的封裝方法。

背景技術

半導體的技術已經發展的相當的迅速，因此微型化的半導體芯片(Dice)必須具有多樣化的功能的需求，使得半導體芯片必須要在很小的區域中配置更多的輸入/輸出墊(I/O?pads)，因而使得金屬接腳(pins)的密度也快速的提高了。因此，早期的導線架封裝技術已經不適合高密度的金屬接腳；故發展出一種球數組(Ball?Grid?Array：BGA)的封裝技術，球數組封裝除了有比導線架封裝更高密度的優點外，其錫球也比較不容易損害與變形。

隨著3C產品的流行，例如：移動電話(Cell?Phone)、個人數字助理(PDA)或是iPod等，都必須要將許多復雜的系統芯片放入一個非常小的空間中，因此為解決此一問題，一種稱為「芯片級封裝(wafer?levelpackage；WLP)」的封裝技術已經發展出來，其可以在切割芯片成為一顆顆的芯片之前，就先對芯片進行封裝。美國專利公告第5,323,051號專利即揭露了這種「芯片級封裝」技術。然而，這種「芯片級封裝」技術隨著芯片有源面上的焊墊(pads)數目的增加，使得焊墊(pads)的間距過小，除了會導致訊號耦合或訊號干擾的問題外，也會因為焊墊間距過小而造成封裝的可靠度降低等問題。因此，當芯片再更進一步的縮小后，使得前述的封裝技術都無法滿足。

為解決此一問題，美國專利公告第7,196,408號已揭露了一種將完成半導體制造流程的芯片，經過測試及切割后，將測試結果為良好的芯片(good?die)重新放置于另一個基板之上，然后再進行封裝工藝，如此，使得這些被重新放置的芯片間具有較寬的間距，故可以將芯片上的焊墊適當的分配，例如使用向外延伸(fan?out)技術，因此可以有效解決因間距過小，會導致訊號耦合或訊號干擾的問題。

然而，為使半導體芯片能夠有較小及較薄的封裝結構，在進行芯片切割前，會先對芯片進行薄化處理，例如以背磨(backside?lapping)方式將芯片薄化至2～20mil，然后再切割成一顆顆的芯片。此一經過薄化處理的芯片，經過重新配置在另一基板上，再以注模方式將多個芯片形成一封裝體；由于芯片很薄，使得封裝體也是非常的薄，故當封裝體脫離基板之后，封裝體本身的應力會使得封裝體產生翹曲，增加后續進行切割制程的困難。

另外，在芯片切割之后，重新配置在另一個基板時，由于新的基板的尺寸較原來的尺寸為大，因此在后續植球工藝中，會無法對準，其封裝結構可靠度降低。為此，本發明提供一種在進行芯片切割之前，在芯片背面形成對準標志(alignment?mark)其可以有效地解決植球時無法對準以及封裝體產生翹曲的問題。

此外，在整個封裝的過程中，還會產生植球時，制造設備會對芯片產生局部過大的壓力，而可能損傷芯片的問題；同時，也可能因為植球的材料造成與芯片上的焊墊間的電阻值變大，而影響芯片的性能等問題。

發明內容

本發明的目的是公開一種芯片重新配置的封裝結構中使用研磨的制造方法，以解決現有技術中的植球對準以及封裝體翹曲的問題。

為達到上述目的，本發明提供一種利用芯片對準標志的芯片重新配置的封裝結構及其方法，來將多個芯片重新進行配置并進行封裝的方法。一種在芯片切割之前先形成對準標志，然后通過對準標志進行芯片重新配置的封裝方法，使得在植球的工藝中可以對準之外，封裝體本身可以克服應力而會使得封裝體在脫離基板后，保持平整，可有效提高制造的合格率及可靠度。

本發明的另一種在芯片重新配置的封裝方法，是將通過研磨的方式薄化芯片的封裝體厚度的芯片重新配置在一基板上的封裝方法。

此外，本發明還有一種芯片重新配置的封裝方法，其可以將12時芯片所切割出來的芯片重新配置于8時芯片的基板上，如此可以有效運用8時芯片的即有的封裝設備，而無需重新設立12時芯片的封裝設備，可以降低12時芯片的封裝成本。

本發明的再一種芯片重新配置的封裝方法，使得進行封裝的芯片都是“已知是功能正常的芯片”(Known?good?die)，可以節省封裝材料，故也可以降低工藝的成本