[發明專利]半導體器件及其制造方法

無效

• 申請號: 200710194851.4
• 申請日: 2007-11-27
• 公開（公告）號: CN101197314A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: 李太榮
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 徐金國;梁揮

本申請要求享有2006年11月27日在韓國遞交的韓國專利申請No.10-2006-0117379的優先權，在此引入其全部內容作為參考。

技術領域

本發明涉及一種半導體器件，更具體地，涉及一種半導體器件及其制造方法。雖然本發明適合于較寬的應用范圍，但它尤其適合于解決由于金屬布線工藝對低k電介質造成的損壞。

背景技術

半導體制造技術各個方面的發展現已主要集中于具有用于使導體彼此絕緣的至少一個絕緣層的高度集成且高速的半導體器件。然而，這種絕緣層可能干擾或導通高速電信號，并由此使之不能提供任何絕緣。

在充電設備的DC電壓下，絕緣層或電介質可以起到在兩極之間充正電荷或負電荷的作用。然而，在施加AC電壓情形下，電流在兩極之間會發生泄露。

為了解決電流泄露的問題，已進行了許多努力來研究并開發低k電介質作為絕緣層。在不同的電介質材料中，介電常數可以設定在3.5～4.5，以及具有小于2.7的介電常數的任何材料可稱為低k電介質。該低k電介質可以通過化學氣相沉積在低溫下將用于生長粗粒膜所需的材料粘接到表面并且通過退火處理穩定化所粘接的材料而獲得。該工藝可提供具有介電常數約2.7的薄膜。

然而，由于材料在沒有激活能下被吸附，因此它可在沉積無間隙填充性質的薄膜情形下使用。即，所述電介質材料可僅在用于鑲嵌工藝的薄膜時使用。

由于低k電介質可具有低的多孔性，因此不具有較強的濕氣吸附性，由于吸附的濕氣造成金屬線路腐蝕、低k電介質的介電常數增加等可導致其可靠性降低。

而且，使用低k電介質會導致不同類型的結構損壞，諸如在如反應性離子刻蝕(RIE)等刻蝕之后的形貌失效，由于灰化處理中的氧等離子體氣體導致低k電介質中的碳缺失而造成的彎曲現象等。

發明內容

根據本發明實施方式，描述了一種半導體器件及其制造方法，其適合于寬范圍的應用，例如，可用于防止由于金屬布線工藝對低k電介質而造成的損壞。

根據本發明實施方式，一種具有標準通孔形狀的半導體器件，其包括在不具有任何局部通孔的區域中形成的低k電介質，用于在多層金屬線路之間形成的絕緣夾層。

實施方式涉及一種制造半導體器件的方法，該方法包括以下步驟的至少其中之一：在半導體襯底之上順序形成第一刻蝕終止層、第一絕緣層以及第二刻蝕終止層；形成多個第一絕緣層圖案；在多個第一絕緣層圖案之間的間隙中形成第二絕緣層；以及在多個第一絕緣層圖案的每個中形成鑲嵌式通孔。

實施方式涉及一種半導體器件，其包括在半導體襯底之上局部形成的相互隔開的低k電介質圖案；以及在多個低k電介質圖案之間的區域中形成的鑲嵌式通孔。

附圖說明

實施例圖1A到圖1D說明一種根據實施方式制造半導體器件的方法。

具體實施方式

如實施例圖1A所示，第一刻蝕終止層110、第一絕緣層120和第二刻蝕終止層130可順序地形成在具有指定的下部結構的襯底之上和/或上方。

第一刻蝕終止層110可用于為第一絕緣層120和第二刻蝕終止層130的構圖工藝以形成用于通孔的刻蝕區域。第一刻蝕終止層可由氮化物膜形成。第一絕緣層120可作為金屬層間電介質層(IMD)。第一絕緣層120可由諸如氟化摻雜的硅酸鹽玻璃(FSG)的氧化物基材料形成。

第二刻蝕終止層130可用于在第二絕緣層140的沉積后的化學機械拋光(CMP)。第二刻蝕終止層130可由與第一刻蝕終止層110的相同材料，諸如氮化物膜形成。

如實施例圖1B所示，第一刻蝕可使用反應性離子刻蝕(RIE)工藝在第一絕緣層120和第二刻蝕終止層130上執行以暴露第一刻蝕終止層110上的頂表面。通過RIE可以形成多個第一絕緣層圖案。

在執行第一刻蝕之前，光刻膠可涂覆在第二刻蝕終止層130之上和/或上方并隨后執行構圖。因此，指定的光刻膠圖案可通過構圖形成在第二刻蝕終止層130之上和/或上方。隨后使用光刻膠圖案作為刻蝕掩模在第一絕緣層120上和第二刻蝕終止層130上執行第一刻蝕直到第一刻蝕終止層110的頂表面暴露。

如實施例圖1C所示，具有低介電常數(低k)的第二絕緣層140可形成在多個第一絕緣層圖案中的間隙中。第二絕緣層140可使用聚合物上旋涂(SOP)涂覆由低k的SiOC基材料局部形成來填充多個第一絕緣層圖案之間的間隙。

在第二絕緣層140形成之后，可以在其上形成第二絕緣層140的整個襯底上執行化學機械拋光，直到第二刻蝕終止層130的頂表面暴露。