[發(fā)明專利]多芯片封裝結構與其形成方法

無效

• 申請?zhí)枺?/td>: 200710193365.0
• 申請日: 2007-12-10
• 公開（公告）號: CN101197356A
• 公開（公告）日: 2008-06-11
• 發(fā)明（設計）人: 楊文焜;余俊輝;周昭男;林志偉;黃清舜
• 申請（專利權）人: 育霈科技股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065;H01L23/488;H01L23/31;H01L21/50;H01L21/60;H01L21/56
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

技術領域

本發(fā)明大體上是關于一種用于半導體元件的封裝結構，特別是關于一多芯片封裝結構(multi?chip?package)與其形成方法。

背景技術

現今半導體科技的發(fā)展非常地快速，特別是在對于半導體芯片微型化的趨勢方面有顯著的進步。然而，對于現今半導體芯片在功能上的需求卻日趨于多樣化。此即代表現今的半導體晶粒必須在更小的區(qū)域中設置更多的輸出入接墊(I/O?pad)。如此，其引腳(pin)密度才能大幅提升。這使得半導體晶粒的封裝日益困難，良率也下降。

封裝結構主要的功能是保護晶粒不受到外界的損傷。而且，晶粒所產生的熱必須能有效地透過封裝結構散出以確保晶粒能夠正常的運作。

由于封裝引腳(pin)的密度太高，早期的導線架封裝技術(lead?frame)已不適用于先進的半導體晶粒封裝。于此，一種新的BGA式(Ball?Grid?Array，球型柵格陣列)的封裝技術被開發(fā)出來滿足先進半導體晶粒的封裝需求。BGA式封裝的優(yōu)點在于其球型引腳的間距(pitch)比導線架封裝來的短，且其引腳不易受損與變形。此外，較短的信號傳輸距離有助于提升運作頻率以滿足其高效能的需求。例如美國專利5,629,835號中揭示了一種BGA封裝結構；美國專利5,239,1985號揭示了另一種封裝結構，其FR4基底有導線圖形布于其上并被黏在一PCB板上；中國臺灣專利177,766號中揭示了一種擴散式(fanout)晶片級封裝結構(wafer?level?package，WLP)。

大部分的封裝技術會先將晶片上的晶粒(chip)分成個別的小晶粒(dies)再分別進行晶粒的封裝與測試。而另一種名為“晶片級封裝”(wafer?levelpackage，WLP)的封裝技術可在晶粒被分成個別的小晶粒之前就先進行封裝。晶片級封裝技術有一些優(yōu)點，例如制作時間較短、成本低、以及不需要進行底部填膠(underfill)或是封膠(molding)等步驟。美國專利5,323,051號“Semiconductor?wafer?level?package”中揭示了一種晶片級封裝技術。此技術如下所述。

如圖1a所示，其描述了一使用傳統(tǒng)打線焊接(wire?bonding)的堆迭式BGA封裝結構100a。晶粒102a被放置在晶粒101a的表面。晶粒102a上有復數個接墊103a透過焊線104a連接到基底106a上的復數個接墊110a。同樣地，晶粒101a具有復數個接墊109a透過焊線105a連接到基底106a上復數個接墊110a。換言之，晶粒101a與晶粒102a是分別透過焊線105a與焊線104a耦合至基底106a。一絕緣層108a，如封膠(molding)材料，被注入/鍍在/印在基底106a的表面上方以覆蓋晶粒101a及晶粒102a。該復數個焊線104a與105a被封入封膠材料108a內部。復數個錫球(solder?ball)107a在基底106a上形成復數個接點(contact)可讓整個封裝結構與外部的裝置或元件耦合。此結構是以打線焊接的方式來連接晶粒與基底。該基底并無外部引腳，且陣列分布的錫球被用來作為與印刷電路板(PCB)連結的接點。BGA基底的材質包含以聚合物與導電材料為主的層板結構(laminate)，是整個封裝結構效能的關鍵所在。