[發明專利]一種利用CMOS晶體管設計的模擬概率異效門電路

無效

• 申請號: 200710187958.6
• 申請日: 2007-11-19
• 公開（公告）號: CN101404495A
• 公開（公告）日: 2009-04-08
• 發明（設計）人: 楊曙輝
• 申請（專利權）人: 楊曙輝
• 主分類號: H03K19/20
• 分類號: H03K19/20;H03K19/0948;H03M13/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種名為利用CMOS(互補-金屬-氧化物-半導體)器件設計的模擬概率異效門電路。 主要由電流輸入、輸出電路和模擬乘法器電路等組成。利用輸入、輸出的電流值大小代表輸 入、輸出的概率值，通過電路的不同結構形式實現概率的等效計算。其特征在于：利用CMOS 晶體管器件，設計了代表X路、Y路的電流輸入電路，代表Z路的電流輸出電路，以及利用 電流值進行概率異效計算的模擬電路。在功能上實現輸出的概率值是兩路輸入概率值的等效 結果。形式上類似于數字電路中的邏輯異效門。但二者有本質的不同，概率異效門的輸入輸 出信號是代表概率值的電流信號，數字異效門的輸入輸出是代表邏輯值0或1的電壓信號。 概率異效門可廣泛用于電子神經網絡計算和數字通信領域里的信道解碼計算以及其它需要概 率計算的芯片設計中，是模塊化的電路結構，便于設計與級聯。利用模擬電路的特性實現概 率計算，比采用數字電路，在速度上或功耗上可提高兩個數量級。

2.根據權利要求1所述的利用CMOS器件設計的模擬概率異效門電路，其特征在于：輸 入輸出電路采用威爾遜電流鏡電路，不僅使電流的復制精度高，同時提高了電路的抗干擾能 力。

3.根據權利要求1所述的利用CMOS器件設計的模擬概率異效門電路，其特征在于：利 用CMOS晶體管工作在亞閾值狀態的特性，實現了新型的模擬乘法器電路，采用的CMOS晶體 管少，工作電流極小，電路功耗小。

4.根據權利要求1所述的利用CMOS器件設計的模擬概率異效門電路，其特征在于：概 率等效運算時所用的加法計算，采用電流線與相加的方式，不僅減少了器件，而且電路工作 可靠穩定。

5.根據權利要求1所述的利用CMOS器件設計的模擬概率異效門電路，其特征在于：本 電路作為模塊化電路，在與其它概率門電路級聯時，采用電流鏡級聯方式，簡單方便，便于 大規模集成電路的設計。