[發(fā)明專利]一種FPGA內(nèi)部延時(shí)鎖相環(huán)失鎖保護(hù)裝置

有效

• 申請?zhí)枺?/td>: 200710187360.7
• 申請日: 2007-11-20
• 公開（公告）號: CN101442308A
• 公開（公告）日: 2009-05-27
• 發(fā)明（設(shè)計(jì)）人: 劉延河
• 申請（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號: H03K19/177
• 分類號: H03K19/177;H03L7/08
• 代理公司: 北京安信方達(dá)知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 龍 洪;霍育棟

1.一種FPGA內(nèi)部延時(shí)鎖相環(huán)失鎖保護(hù)裝置，其特征在于，包括依次串接在延時(shí)鎖相環(huán)鎖定指示端和復(fù)位端之間的失鎖檢測模塊(21)和復(fù)位控制模塊，所述失鎖檢測模塊用于產(chǎn)生脈寬大于n個(gè)系統(tǒng)輸入時(shí)鐘周期的延時(shí)鎖相環(huán)復(fù)位信號，所述復(fù)位控制模塊還連接接入FPGA復(fù)位信號的全局輸入資源(12)，其中：n為大小由FPGA器件決定的正整數(shù)，所述復(fù)位端是高電平“1”有效，所述復(fù)位控制模塊是邏輯或(22)。

2.根據(jù)權(quán)利要求1所述保護(hù)裝置，其特征在于，該保護(hù)裝置還包括與所述失鎖檢測模塊連接的保護(hù)時(shí)鐘。

3.根據(jù)權(quán)利要求2所述保護(hù)裝置，其特征在于，所述保護(hù)時(shí)鐘包括與所述失鎖檢測模塊(21)連接的外部保護(hù)時(shí)鐘。

4.根據(jù)權(quán)利要求2所述保護(hù)裝置，其特征在于，所述保護(hù)時(shí)鐘還包括與所述失鎖檢測模塊(21)連接的內(nèi)部保護(hù)時(shí)鐘。

5.根據(jù)權(quán)利要求2所述保護(hù)裝置，其特征在于，所述保護(hù)時(shí)鐘和系統(tǒng)輸入時(shí)鐘不同源。