[發明專利]在與非閃存陣列中施加讀電壓的方法

有效

• 申請號: 200710184823.4
• 申請日: 2007-10-30
• 公開（公告）號: CN101174469A
• 公開（公告）日: 2008-05-07
• 發明（設計）人: 姜炯奭;韓義奎;韓庚洙;李真燁;金厚成
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 北京市柳沈律師事務所
• 代理人: 邵亞麗

相關專利申請的交叉引用

本申請要求于2006年10月30日在韓國知識產權局提交的韓國專利申請第10-2006-0105816號的優先權，其公開內容通過引用整體結合于此。

技術領域

本發明涉及半導體存儲器件，更具體地，涉及操作NAND(與非)型閃存陣列的方法。

背景技術

閃存器件是非易失性半導體存儲器件，其已在數碼照相機、計算機移動電信終端存儲卡等等中廣泛使用。閃存器件主要可以分類為兩種類型：NOR(或非)型閃存器件和NAND型閃存器件。NOR型閃存器件適用于高速編程和讀操作，但是不適用于高集成密度，因為接觸孔形成在每個單元晶體管的源極和漏極區域。NAND型閃存器件可以適用于高集成密度，因為多個單元晶體管串聯以形成一串。

圖1是傳統NAND型閃存陣列100的電路圖。參見圖1，存儲單元陣列100包括多個分別連接到位線BL0和BL1的單元串(cell?string)110。每個單元串110包括串選擇晶體管SST、接地選擇晶體管GST、和多個串聯在選擇晶體管GST和SST之間的存儲單元MC0到MCm。串選擇晶體管SST包括連接到位線BL0的漏極和連接到串選擇線SSL的柵極。接地選擇晶體管GST包括連接到公共源極線CSL的源極和連接到接地選擇線GSL的柵極。連接至字線WL0到WLm的存儲單元MC0到MCm串聯在串選擇晶體管SST的源極和接地選擇晶體管GST的漏極之間。

將描述在NAND型閃存陣列上執行的編程操作和讀操作。首先，例如在對其執行編程操作之前，擦除存儲單元陣列100的存儲單元MC0到MCm以具有-1V的閾值電壓。接著，通過將高編程電壓Vpgm(例如18-20V)施加到所選擇的存儲單元MC1的字線WL1，將選擇的存儲單元MC1編程為具有高閾值電壓，以便編程存儲單元MC0到MCm。未選擇的其它存儲單元MC0以及MC2到MCm的閾值電壓是常數。

圖2是圖1圖解說明的NAND型閃存陣列100的讀操作的時序圖。參見圖2，在位線預充電部分，位線BL0和BL1被預充電至預充電電壓，并且將0V施加到串選擇線SSL、接地選擇線GSL、公共源極線CSL和所有的字線WL0到WLm。在讀部分，將0V施加到所選擇的存儲單元MC1的字線WL1；將大于編程的存儲單元的閾值電壓的讀電壓Vread(例如4V到5V)施加到未選擇的存儲單元MC0和MC2到MCm的字線WL0和WL2到W1m、串選擇線SSL、以及接地選擇線GSL。因此，取決于是否有電流流經所選擇的存儲單元MC1的單元串110來確定該存儲單元MC1是“導通”單元還是“截止”單元。

但是，當重復執行讀操作時，存儲單元的讀干擾特性會使得“導通”單元被感覺為“截止”。也就是說，在讀操作期間，電子會逐漸地被注入到存儲單元晶體管的浮置柵極，由此，當讀電壓Vread被施加到“導通”存儲單元的字線時，“導通”存儲單元可能幾乎變成“截止”存儲單元。

在如圖3圖解說明的集成單元串110的截面，串選擇線SSL、接地選擇線GSL、和連接到選擇晶體管SST和GST的柵極以及存儲單元MC0到MCm的字線WL0到WLm都以預定間隔形成。而且，存儲單元MC0到MCm具有由半導體基板和浮置柵極之間的隧穿氧化層確定的電容C_tun比由浮置柵極和控制柵極之間的電介質層確定的電容C_ONO的耦合率(coupling?ratio)。該耦合率通過下式計算：

Cr=CONO(CONO+Ciun)---(1)]]>