[發明專利]調節電路中閾值電壓的結構和方法

無效

• 申請號: 200710181876.0
• 申請日: 2007-10-19
• 公開（公告）號: CN101187819A
• 公開（公告）日: 2008-05-28
• 發明（設計）人: 艾德華·J.·諾瓦克;小威廉·F.·克拉克
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G05F1/46
• 分類號: G05F1/46
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 付建軍

技術領域

本發明涉及一種半導體集成電路和用于補償半導體集成電路的器件制程變化，即FET閾值電壓(Vt)變化的方法。

背景技術

在形成電路過程中通常考慮制程變化來設計半導體集成電路。具體地說，假定制程變化，如此設計半導體集成電路，即它們在假定范圍的制程變化內以理想的性能可靠地工作。然而，因為很難假定器件的性能變化，所以設計半導體集成電路所需的時間周期增加，必須給出使半導體集成電路在最差情形中工作的時間裕度，由此設計的半導體集成電路性能降低。最近提出了能補償半導體集成電路的器件性能變化的變化補償電路，從而能使半導體集成電路表現出恒定的性能級別。

FET的閾值電壓變化一般是一種由于快速熱退火(RTA)的芯片內變化而產生的器件性能變化。因為器件制造變化是半導體器件的物理結構變化和化學組分的結果，所以由于不能完全消除制造誤差，這些變化根本不能避免。

在模擬電路中通常利用電流鏡來在芯片周圍和之內的區域中精確再現參考電壓和電流。盡管閾值電壓(Vt)必須跨過芯片匹配，但公知的的是，由于RTA導致的大范圍的芯片內制程變化，存在大范圍的Vt失配。公知的方案試圖盡可能地保持晶體管的局部環境相同，并使用物理上較大的晶體管來努力使失配最小化。因為這些大范圍的失配方案一般需要作用于非常大的區域上，所以發現這些方案驚人地昂貴。

發明內容

依照本發明的一個方面，一種結構包括被分為小塊的電路，所述小塊具有與制程變化相關的特性長度的一小部分相對應的預定尺寸，局部電路位于每個電路小塊中，且參考信號耦合到每個局部電路。局部電路響應于參考信號產生補償信號，從而將各個小塊的電參數調整為預定的值。

依照本發明的另一個方面，一種用于調節電路中閾值電壓的方法，其中在所述電路上具有制程變化，該方法包括將電路分為多個小塊，調節每個小塊中的局部閾值。

此外，在本發明的另一個方面中，一種具有長度方向變化的參數的電路，包括多個小塊、耦合到每個小塊的至少一個調節器、耦合到所述至少一個調節器每一個的參考信號，所述至少一個調節器構造并設置成給每個小塊傳送信號，從而長度方向變化的該參數對應于參考信號的值。

附圖說明

圖1圖解了依照本發明的被分為物理小塊的電路；

圖2a和2b分別圖解了用于補償nFET和pFET局部閾值電壓的調節器；

圖3a和3b分別圖解了用于補償nFET和pFET局部閾值電壓的可選擇的調節器；和

圖4a和4b分別圖解了用于補償nFET和pFET局部閾值電壓的另一可選擇的調節器。

具體實施方式

本發明涉及一種電路，其構造并設置成對局部制程環境采樣并調整本體偏壓，從而在芯片內保持與“主晶體管”匹配的閾值電壓，這能夠使需要精確Vt匹配的電路，即電流鏡精確工作。依照本發明的一個實施方案，阱柵(well?grid)被分為小塊，這些小塊是期望RTA長度尺寸的一小部分，如尺寸的一半(例如線性尺寸)，并給每個小塊耦合至少一個電壓調節器。依照本發明另一個實施方案，小塊尺寸例如為2mm×2mm，用于阻止RTA。

如圖1中所示，顯示了集成電路芯片10，其中例如由于在形成芯片10過程中由RTA導致的大范圍的芯片內制程變化，晶體管閾值電壓Vt中的系統整體變化在距離上緩慢變化。因而，閾值的變化具有長度比例，從而公知的是跨過芯片10產生Vt失配和變化。因此，芯片10被分為多個小塊11，其幾何形狀例如對應于RTA長度比例的線性尺寸(和物理范圍)的一半，例如2mm×2mm。通過小塊11的每行12，13施加全局Vt?ref信號。然而，由于上述Vt失配，每個小塊中的局部Vt從全局Vt?ref值變化。因此，每個小塊11都包括至少一個調節器14，優選包括兩個調節器，該調節器耦合到局部阱(或背柵)偏置柵極(bias?grid)。在該點上，調節器14關注局部Vt與全局Vt?ref值之間的變化，從而通過產生阱偏壓(或本體偏壓)補償該電路的變化，從而使局部Vt與全局Vt?ref值相同。

此外，根據設計者希望的閾值電壓的誤差和指定的變化速度R來確定小塊11的幾何形狀。在該點上，小塊的尺寸×R小于或等于該希望的誤差。如上所述，本發明典型的實施方案利用2mm×2mm的小塊尺寸。