[發明專利]減少噪聲干擾的封裝結構

無效

• 申請號: 200710181698.1
• 申請日: 2007-10-24
• 公開（公告）號: CN101217139A
• 公開（公告）日: 2008-07-09
• 發明（設計）人: 田炯岳
• 申請（專利權）人: 菱生精密工業股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/06;H05K9/00;H05K5/03;H05K5/00
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 湯保平

技術領域

本發明是與封蓋制程(cap?package)有關，特別是關于一種減少噪聲干擾的封裝結構。

背景技術

封蓋制程(cap?package)受到廣泛地應用，其目的主要是為了保護電子元件。已知的封裝結構是以一金屬蓋進行封蓋制程(cap?package)，以達到上述目的；然而，金屬蓋在塑造形狀上較不容易，多以拼裝方式組成，在加工上較為耗時，且無法阻隔電磁干擾(electro-magnetic?interference；EMI)，使得電子元件(例如：芯片)很容易受到噪聲干擾而影響其工作效能，具有屏蔽效能(Shielding?Effectiveness；SE)不佳的缺點。

綜上所述，現有封裝結構以金屬蓋進行封蓋制程(cap?package)具有上述缺點而有待改進。

發明內容

本發明的主要目的在于提供一種封裝結構，具有減少噪聲干擾的特色。

為達成上述目的，本發明所提供一種減少噪聲干擾的封裝結構，其特征在于，包含有：

一基板；

一蓋體，是由硅基材摻雜非金屬材料所制成，該蓋體設于該基板而形成有一容室；以及

一芯片，設于該基板且位于該容室內。

其中該蓋體的電阻系數小于10²Ω-m。

其中該蓋體是為P型半導體，其所摻雜的非金屬材料是為3A元素。

其中該蓋體是為N型半導體，其所摻雜的非金屬材料是為5A元素。

其中該基板具有一導接區，該導接區電性連接該蓋體。

其中該導接區是進行接地。

其中該蓋體是以離子布植方式制成。

其中該蓋體具有一開口，該芯片具有一作用區是對應于該開口。

其中該基板具有一開口，該芯片具有一作用區是對應于該開口。

本發明的有益效果是：

本發明的封裝結構，具有減少噪聲干擾的特色。

附圖說明

為了詳細說明本發明的結構、特征及功效所在，以下結合二較佳實施例并配合附圖說明如后，其中：

圖1為本發明第一較佳實施例的硅基材蓋體的結構示意圖。

圖2為本發明第一較佳實施例的硅基材蓋體經過離子布植的結構示意圖。

圖3為本發明第一較佳實施例的結構示意圖。

圖4為本發明第二較佳實施例的結構示意圖。

具體實施方式

首先請參閱圖1至圖3，其是為本發明第一較佳實施例所提供的減少噪聲干擾的封裝結構10，其主要包含有一基板20、一蓋體30以及一芯片40。

該基板20具有一導接區22，該導接區22電性連接該蓋體30且進行接地。

該蓋體30是由一硅基材(Silicon)32摻雜(doping)非金屬材料以離子布植方式所制成；其中，該蓋體30是為P型半導體，由硅基材(Silicon)摻雜(doping)3A元素所制成。該蓋體30的電阻系數(resistivity)是小于10²Ω-m(ohm-meter)；該蓋體30蓋合于該基板20而形成有一容室34；該蓋體30具有一開口35。

該芯片40設于該基板20且位于該容室34內，該芯片具有一作用區42是對應于該開口35。其中，該作用區42為薄膜且位于該芯片40中央位置。

經由上述結構，本實施例所提供減少噪聲干擾的封裝結構10對該蓋體30進行接地，能夠隔絕來自外界的電磁干擾(electro-magnetic?interference；EMI)，避免電磁干擾進入該容室34內，引起該芯片40與電磁干擾相互間的耦合作用；由此，本發明相較于現有者，其能克服現有以金屬蓋進行封蓋制程(cap?package)的缺點，具有減少噪聲干擾的特色，能夠對于電磁干擾(electro-magnetic?interference；EMI)有效進行隔離。

請參閱圖4，其是為本發明第二較佳實施例所提供減少噪聲干擾的封裝結構50，其與第一較佳實施例大體結構相同，同樣包含有一基板60、一蓋體70以及一芯片80；惟，其差異在于，該基板60具有一開口62，該芯片80的作用區82是對應于該基板60的開口62；該蓋體30是為N型半導體，由硅基材(Silicon)摻雜(doping)5A元素所制成，且該蓋體70則完全遮蔽該芯片80。

經由上述結構，本實施例所提供的減少噪聲干擾的封裝結構50，其主要揭示本實施例的開口62是位于該基板60，其與第一較佳實施例中的開口35所揭露位于該蓋體30者不同；本實施例同樣可以達到前述實施例所能達成的功效，并提供另一實施態樣。