[發明專利]SOI襯底CMOS工藝電光調制器無效

申請號：	200710179413.0	申請日：	2007-12-12
公開（公告）號：	CN101458402A	公開（公告）日：	2009-06-17
發明（設計）人：	陳弘達;黃北舉;董贊	申請（專利權）人：	中國科學院半導體研究所
主分類號：	G02F1/03	分類號：	G02F1/03
代理公司：	中科專利商標代理有限責任公司	代理人：	周國城
地址：	100083北***	國省代碼：	北京;11
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	soi 襯底 cmos 工藝電光調制器
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及一種電光調制器，特別涉及到SOI襯底標準CMOS工藝高速電光調制器。

背景技術

集成電路的集成度按照摩爾定律每兩年翻一番的速度飛速向前發展，晶體管尺寸和互連線尺寸同步縮小使芯片集成度越來越高，費用越來越低。雖然隨著集成度的提高，單個晶體管的延時越來越小，然而互連線的延時卻越來越大。這是因為互連線尺寸的減小使互連線電阻增加，雖然目前采用銅互連代替以前的鋁互連能在一定程度上減小電阻和互連線的電遷移率問題，然而當互連線尺寸進一步減小時，銅互連仍然遇到了延時和功耗的瓶頸。此外，隨著銅互連線尺寸的減小，表面散射越來越嚴重從而使互連線電阻進一步增加。當互連線寬度小于50nm時，這種表面散射的影響將變得非常顯著，并且嚴重依賴于金屬淀積技術。這些電互連固有的電阻、延時、功率損失及電磁干擾等問題成為制約微電子集成電路發展的瓶頸，使人們把目光轉向了光互連。光互連能解決電互連固有的瓶頸，具有高帶寬、抗干擾和低功耗等優點，可用于系統芯片中時鐘信號傳輸，解決信號的相互干擾和時鐘歪斜問題。

為了實現光互連必須借助于調制器將電信號調制成光信號。和其他光電子器件一樣，目前調制器所用材料都是基于III-V族化合物半導體材料以及具有強線性電光系數的LiNbO3。之所以人們較少考慮將硅作為調制器材料是因為硅是反演對稱晶體結構不具備線性電光效應，難以實現高速電光調制。硅具有較大的熱光系數，可用來實現熱光調制，但其速度較慢(kHz量級)難以應用在高速光通信中。硅的等離子色散效應也很顯著，傳統的基于等離子色散效應的PIN波導型電光調制器均采用正向偏壓，在正向偏壓下載流子的注入需要通過緩慢的擴散來完成，最高速度也只有20MHz。而且傳統PIN調制器的制作通常需要一步刻蝕工藝(濕法腐蝕或者ICP、RIE離子刻蝕等)。這些刻蝕的“體工藝”在“平面型”的CMOS工藝中難以實現。因此傳統PIN調制器的制造工藝和標準集成電路CMOS工藝不兼容，難以實現PIN調制器和其它微電子器件的單片集成。為了解決傳統PIN調制器響應速度和制作工藝需要體刻蝕的兩個缺點，有必要提出調制器結構。

發明內容

本發明提出的SOI襯底標準CMOS工藝高速電光調制器解決了以上兩個問題。通過外加反向偏壓使調制器中n阱和襯底形成的pn結出現耗盡區，從而改變脊形波導的載流子分布。在反向偏壓下，載流子是在強電場的耗盡區中作快速漂移運動，避免了正向注入時載流子的緩慢擴散對調制器響應速度的限制。而且本發明提出的SOI襯底標準CMOS工藝高速電光調制器沒有刻蝕過程，其波導包層是通過CMOS工藝中的淺溝隔離層(STI，shallow?trench?isolation)來完成。該調制器中的所有層均采用標準CMOS工藝制作完成，無需更改標準CMOS工藝流程，可在SOI襯底標準CMOS工藝線上(例如半導體廠商Freescale的CMOS工藝線均采用SOI襯底)流片完成，具有和微電子芯片單片集成的優點，有望在下一代光電子集成回路(OEIC)和片上光互連中產生重要影響。

一種SOI襯底CMOS工藝電光調制器，其中包括：

一個SOI襯底(11)；

一個n阱(18)位于SOI襯底(11)中央；

兩個n+注入區(17)位于n阱(18)頂部的兩側；

兩個p阱(19)位于SOI襯底(11)的兩側；

兩個p+注入區(13)位于p阱(19)的頂部；

兩個淺溝隔離層(STI)(12)夾在n阱(18)和p阱(19)之間；

二氧化硅層(14)覆蓋在器件頂部；

金屬層(15)淀積在二氧化硅層(14)上形成金屬電極；

接觸孔(16)將n+注入區(17)及p+注入區(13)連接到金屬電極上；

一個光學干涉儀(21)。

進一步，所述淺溝隔離層形成脊形波導的包層。