[發(fā)明專利]面向集成電路數(shù)模混合測試適配器的電地層處理方法

無效

• 申請?zhí)枺?/td>: 200710176627.2
• 申請日: 2007-10-31
• 公開（公告）號: CN101363874A
• 公開（公告）日: 2009-02-11
• 發(fā)明（設(shè)計）人: 石志剛;劉煒;吉國凡;張琳;王慧;孫博;金蘭;趙智昊;李爾;孫楊
• 申請（專利權(quán)）人: 北京華大泰思特半導(dǎo)體檢測技術(shù)有限公司
• 主分類號: G01R1/02
• 分類號: G01R1/02;G01R1/06;G01R1/18;G01R1/20;G01R31/3167
• 代理公司: 北京北新智誠知識產(chǎn)權(quán)代理有限公司
• 代理人: 陳曦

技術(shù)領(lǐng)域

本發(fā)明涉及一種面向集成電路高速并行數(shù)模混合測試適配器實施，可以有效解決測試過程中電源、地線所產(chǎn)生噪音干擾問題的電地層處理方法，屬于集成電路測試技術(shù)領(lǐng)域。

背景技術(shù)

伴隨著集成電路產(chǎn)業(yè)的發(fā)展，人們普遍采用集成電路測試儀來檢測集成電路的質(zhì)量。自上個世紀(jì)80年代以來，集成電路測試儀已經(jīng)進入第四代，其測量對象為VLSI，測試儀的功能測試速率已達500MHz以上，可測管腳數(shù)多達1024個以上。

目前，基于數(shù)字模擬電路混合的SoC(System?on?a?Chip，片上系統(tǒng))應(yīng)用越來越多，已經(jīng)成為集成電路產(chǎn)業(yè)發(fā)展的一個亮點。越來越多的企業(yè)設(shè)計出高速度、多管腳、高精度、多功能的數(shù)模混合集成電路產(chǎn)品，這對測試行業(yè)提出了更高的要求。但是，就目前通用的集成電路測試儀來說，測試這些數(shù)模混合集成電路產(chǎn)品的成本會很高，這是因為與集成電路測試儀配套的集成電路測試適配器等，大都依賴少數(shù)幾個廠商提供，因此價格昂貴，生產(chǎn)周期長。為了降低成本，縮短產(chǎn)品上市時間，自主研發(fā)支持并行測試技術(shù)的集成電路高速并行數(shù)模混合測試適配器已經(jīng)成為十分必要的事情。

但是，生產(chǎn)集成電路高速并行數(shù)模混合測試適配器存在較大的技術(shù)難度，其中存在的問題包括電源、地線所產(chǎn)生的噪音干擾難以解決等。對于電源、地線的處理將嚴(yán)重影響整板的阻抗和容抗指標(biāo)，并且與阻抗計算模型的確定有很大關(guān)系。既使在整個PCB板中的布線都完成得很好，但由于電源、地線考慮不周到而引起的干擾，也會使產(chǎn)品的性能下降，甚至影響到產(chǎn)品的成功率。

本申請人在專利號為200520114517.X的中國實用新型專利中，提出了一種集成電路并行測試適配器，其中主機板為多層板，其層間結(jié)構(gòu)和線寬、線距符合阻抗匹配規(guī)則的規(guī)定；在所測試的各個芯片的地線之間具有隔離線，并且各個芯片的各對應(yīng)I/O通道中，存在等長的I/O通道。在并行測試過程中，該實用新型能夠有效分配測試資源，并采用有效的抗干擾和信號同步機制，從而確保了測試工作高速、準(zhǔn)確。但是，該集成電路并行測試適配器在克服測試過程中電、地線所產(chǎn)生噪音干擾問題上仍然存在一定的不足。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種面向集成電路數(shù)模混合測試適配器的電地層處理方法。采用該方法可以將電源、地線所產(chǎn)生的噪音干擾降到最低限度，充分保證集成電路產(chǎn)品的質(zhì)量。

為實現(xiàn)上述的發(fā)明目的，本發(fā)明采用下述的技術(shù)方案：

一種面向集成電路數(shù)模混合測試適配器的電地層處理方法，其特征在于：

(1)在電源線和地線之間引入退耦電容；

(2)加寬電源線和地線的寬度，并使地線比電源線寬；

(3)使用大面積銅層作為地線。

其中，退耦電容應(yīng)該盡量靠近集成電路器件本身。

電源線、地線和信號線之間的寬度應(yīng)該滿足如下關(guān)系：地線>電源線>信號線。

利用本發(fā)明所提供的電地層處理方法，可以有效減少集成電路高速并行測試過程中電源、地線所產(chǎn)生的噪音干擾，從而有利于實現(xiàn)集成電路測試過程中的信號高速傳導(dǎo)，并在此基礎(chǔ)上實現(xiàn)互不干擾的并行測試技術(shù)，為集成電路測試產(chǎn)業(yè)的進一步發(fā)展提供了有力的技術(shù)支持。

具體實施方式

本發(fā)明是基于研制高速多管芯并行測試測試適配器的實際需求而提出的。在研制該集成電路高速并行測試適配器的過程中，發(fā)明人面對測試適配器的工作頻率高，電源、地線所產(chǎn)生的噪音干擾比較嚴(yán)重的問題，采取了如下的技術(shù)措施：

1.在電源線和地線之間引入退耦電容，該退耦電容盡量靠近集成電路器件本身。

通過退耦電容的設(shè)置，可以有效過濾噪音的低頻部分，盡可能消除噪音對器件所帶來的不利影響。

退耦電容的具體大小和型號選擇是本領(lǐng)域普通技術(shù)人員都很熟悉和勝任的工作，在此就不詳細(xì)贅述了。

2.盡量加寬電源、地線寬度，最好做到地線比電源線寬。

根據(jù)發(fā)明人的實踐體會，電源線、地線和信號線的寬度之間應(yīng)該滿足如下關(guān)系：

地線>電源線>信號線。

另外，針對并行測試測試適配器的特殊需求，應(yīng)該保證電源線的寬度在50mil以上。

3.選擇用大面積銅層作地線用。

在制作印刷電路板時，可以把沒被用上的地方都與地相連接作為地線用。這種設(shè)計方式尤其適合選用多層板進行多層處理的情況，能夠改善阻抗匹配的效果。