[發明專利]基于可編程邏輯器件的硬件插補方法

無效

• 申請號: 200710172132.2
• 申請日: 2007-12-12
• 公開（公告）號: CN101458511A
• 公開（公告）日: 2009-06-17
• 發明（設計）人: 陶益民;王建;林萬強
• 申請（專利權）人: 上海開通數控有限公司
• 主分類號: G05B19/414
• 分類號: G05B19/414
• 代理公司: 上海天協和誠知識產權代理事務所
• 代理人: 張恒康

技術領域

本發明涉及一種基于可編程邏輯器件的硬件插補方法。

背景技術

目前許多數控系統把經過調制后的脈沖、方向信號作為控制步進電機及伺服電機驅動器的控制信號來控制電機的轉速及方向，實現數控機床的運動。如步進電機驅動器一般具有三個控制輸入端：步進脈沖信號、方向電平信號、使能電平信號。當控制電路對這三個輸入端進行相應控制時，即可實現對步進電機的速度、方向等的控制。但過去這些脈沖產生電路都是采用小型分立元件搭接而成，其存在著脈沖波形模式比較單一、脈沖的上升沿和下降沿不夠陡峭、當脈沖寬度要求十分窄時電路難實現等缺陷。

發明內容

本發明所要解決的技術問題是提供一種基于可編程邏輯器件的硬件插補方法，該方法在不改變系統硬件的情況下，方便重構電路邏輯功能，實現數控系統的脈沖控制。

為解決上述技術問題，本發明基于可編程邏輯器件的硬件插補方法包括采用并行傳送方式發送控制信息給可編程邏輯器件的微處理器，由可編程邏輯器件將控制信號轉化為控制電機驅動器的串行控制信號，該方法包括如下步驟：

步驟一、可編程邏輯器件接收微處理器發出的控制信號、數據信號及地址信號，同時生成一插補周期；

步驟二、對上述信號采用兩級緩沖處理，并在一插補周期內，對經兩級緩沖的信號作等脈寬插補計算，其算法為：

首先設置一個基值，在完成被積函數值與累加值的加法運算后，把累加結果與基值進行比較，來判定脈沖輸出，

函數在[t₀，t_r]的定積分，即為函數在該區間的面積，s=∫0trydt.]]>如果從t＝0開始，取自變量t的一系列等間隔值為△t，當△t足夠小時，可得s=Σi=0nyiΔt,]]>此處y是t時刻對應的值，t是時間值，如果取△t＝1，即一個脈沖當量δ，則s=Σi=0nyi,]]>函數的積分運算變成了變量的累加運算，如果δ足夠小時，則累加求和運算代替積分運算所引入的誤差可以不超過所允許的誤差。

步驟三、可編程邏輯器件返回狀態標志到微處理器中，用以判斷信號是否已進入各自的緩沖區，并將經插補計算后的信號轉化成頻率均勻，等占空比的各軸進給脈沖，同時給出電機的方向信號。

由于本發明的基于可編程邏輯器件的硬件插補方法采用了上述技術方案，即通過可編程邏輯器件發生按特定算法得出的控制脈沖，實現對電機驅動器的控制；該方法可以在不改變電路系統設計或線路板的情況下，為重構邏輯功能而對可編程邏輯器件進行編程或反復編程，使硬件變得像軟件一樣靈活而易于修改、升級。采用可編程邏輯器件實現硬件插補器具有結構簡單、無分立元件、邏輯修改方便、抗干擾性能強等特點。

附圖說明

下面結合附圖和實施方式對本發明作進一步的詳細說明：

圖1為本基于可編程邏輯器件的硬件插補方法的脈沖算法原理圖，

圖2為本基于可編程邏輯器件的硬件插補方法脈沖算法的直線插補軌跡圖，

圖3為本基于可編程邏輯器件的硬件插補方法的邏輯原理框圖。

具體實施方式