[發明專利]多晶硅硅化物電熔絲器件

有效

• 申請號: 200710171606.1
• 申請日: 2007-11-30
• 公開（公告）號: CN101170099A
• 公開（公告）日: 2008-04-30
• 發明（設計）人: 高文玉;韋敏俠;李睿;王慶東
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L23/58
• 分類號: H01L23/58;H01L23/62;H01L27/04
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 屈蘅

技術領域

本發明涉及半導體集成電路使用的電熔絲器件，特別是涉及一種新型多晶硅和金屬硅化物構成的電熔絲結構。

背景技術

電熔絲是半導體集成電路常用的器件，它是一個低電阻連接線，加高壓燒毀后電阻變得很大，即等效連接線斷開，主要有二個用途。一是用于連接冗余電路，當檢測電路檢測到電路中有損壞的器件或電路單元時，通過加較高電壓將這些連接線熔斷來選擇冗余的相同功能的單元來代替。另一個是用于集成電路程序化功能，即先將電路和器件陣列以及程序化電路在芯片上加工好，再由外部進行數據輸入，通過程序化電路熔斷熔絲來設計希望的電路。一個典型例子是用于可編程只讀存儲器(Programmable?Read?Only?Memory，PROM)，通過熔斷熔絲產生斷路完成信息″1″的寫入，而未斷開的熔絲保持連接狀態，即為狀態″0″。

一種常用的電熔絲器件，即現有技術1(申請號為96198416.3的中國專利申請)的俯視圖和結構如圖1至圖3所示，在介質例如二氧化硅01上形成瓶頸狀多晶硅層02，其中多晶硅可以摻入N型或P型或不摻雜。用傳統的硅化物工藝形成金屬硅化物03，在二側的引出區再形成接觸孔04引出熔絲二端。金屬硅化物的方塊阻值較小，當接觸孔04a和04b二端加高壓脈沖，瞬態大電流通過金屬硅化物03的熔斷區(即瓶頸部分)時硅化物會被燒斷，形成圖3所示意結構。同時瞬態大電流產生的熱也會使熔斷區下面多晶硅再結晶和雜質重新分布，使熔絲二端04a和04b的電阻顯著增加。

隨著集成電路技術提高，器件尺寸不斷縮小，上述相類似熔絲結構出現下列缺點：一是實施電壓熔斷后有殘留硅化物熔絲，或者多晶硅再結晶不穩定，導致熔斷后電阻值分布范圍增大和中值(mean)偏?。欢侨劢z通入的電流產生的高熱會引起芯片上周圍的器件過熱，繼而降低器件穩定性。

為克服上述二個缺點現有技術2(專利號為7227238的美國專利申請)將熔絲的多晶硅采用三段不同摻雜。如圖4所示，02a、02b和02c為三段不同摻雜多晶硅，其中，02a為N型(或P型)，02c與02a摻雜種類相反為P型(或N型)，02b可以為不摻雜區、或N型摻雜區、或P型摻雜區、或P型和N型共同摻雜區。它們都是同一層沉積的多晶硅，然后采用離子注入摻雜形成，可以和CMOS集成電路中的N+注入、和/或P+注入、和/或N型漏極前延(NLDD)注入、和/或P型漏極前延(PLDD)注入掩膜版共用，這樣不增加任何工藝步驟和芯片面積，僅靠版圖設計就可實現。但制造中需要靠兩層的離子注入掩膜版，這兩層掩膜版的對準誤差影響三個多晶硅區域的大小，繼而影響熔斷后電阻值的均勻性。

發明內容

本發明的目的在于，提供一種將熔斷控制在中間熔斷區的多晶硅硅化物電熔絲器件。

為實現上述目的，本發明采用如下技術方案：

一種多晶硅硅化物電熔絲器件，包括：

襯底，

設于襯底上的一半導體材料層，該半導體材料層包括兩端摻雜種類相同的引出區和中部的不摻雜區或摻雜濃度低于兩端引出區的中間區；該中間區內設有一個或多個熔斷區；

設于所述半導體材料層上的金屬硅化物層。

作為本發明的一種改進，所述金屬硅化物層上還設有一介質層，所述介質層在位于兩端的所述引出區處分別設有一個或多個慣穿至金屬硅化物層的接觸孔。

作為本發明的一種優選方式，所述接觸孔位于所述引出區遠離所述熔斷區一側。

其中，所述半導體材料層為多晶硅、非晶硅或者鍺硅合金材料中的一種。

作為本發明的又一改進，至少一所述引出區靠近接觸孔一側的寬度大于靠近所述熔斷區一側的寬度。

作為本發明的又一優選方式，所述熔斷區與該中間區重合。

作為本發明的再一改進，至少一所述引出區包括一細長的引出端，所述引出區通過該引出端與所述中間區鄰接。

作為本發明的再一優選方式，所述引出端為階梯形。

作為本發明的再一改進，所述熔斷區的寬度小于該中間區的最大寬度。

作為本發明的再一優選方式，所述熔斷區為多個，該多個熔斷區串接成一長條形結構。

作為本發明的再一優選方式，所述熔斷區為一個或多個串接的彎曲或彎折形結構。