[發明專利]閃存及其制造方法

無效

• 申請號: 200710170368.2
• 申請日: 2007-11-15
• 公開（公告）號: CN101207035A
• 公開（公告）日: 2008-06-25
• 發明（設計）人: 李惠圣
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L21/31
• 分類號: H01L21/31;H01L29/51;H01L29/78;H01L29/788;H01L21/336;H01L21/28
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 徐金國;梁揮

技術領域

本發明涉及一種閃存及其制造方法。

背景技術

閃存是一種即使在斷電情況下電數據也不被擦除的非易失性存儲介質。對于高度集成的半導體器件，可以獲得小型閃存。反過來，這種小型閃存的浮動柵(FG)可以具有簡單結構。尤其是，對于100nm或更小的半導體器件，因為溝道寬度減小，浮動柵的簡化是非常重要的。

閃存在呈現諸如錄音、讀取和擦除的高數據處理方面具有優勢。因此，閃存適合用于個人電腦(PC)的基本I/O系統(BIOS)的應用以及適于用于臺式電腦工具箱(desktop?box)、打印機、網絡服務器等數據存儲。閃存也適合用于數碼相機，便攜式電話等。

閃存具有某些缺點，諸如約9V到12V的高工作電壓。在不降低其他功能且不減弱穩定性的情況下難以減小工作電壓。此外，難以使用氧化物-氮化物-氧化物(ONO)結構制造在5V或更低電壓下驅動的閃存。

可以通過使用含有納米點或納米晶結構的閃存制造工藝獲得這樣的低工作電壓。納米點結構的密度導致閃存信息存儲能力中的差別，從而需要較大的密度。然而，納米點之間的小間隙使漏電流增加并且還減短了維修時間。因此，控制納米點之間的間隙對于制造具有低工作電壓的閃存是非常重要的。

發明內容

因此，本發明的一個目的在于提供能夠使用在氧化物薄膜中的均勻金屬氧化物晶體在低電壓驅動的閃存及其制造方法。

根據本發明的實施方式，制造閃存的方法可以包括以下步驟的至少其中之一：在半導體襯底之上和/或上方形成第一氧化膜。在該第一氧化膜之上和/或上方形成金屬薄膜。在該金屬薄膜之上和/或上方形成光刻膠圖案。使用光刻膠圖案作為掩模蝕刻該金屬薄膜并形成金屬薄膜圖案。形成含有該金屬薄膜圖案的第二氧化膜。在預定溫度下熱處理該第一和第二氧化膜，并通過金屬氧化物結晶化處理該金屬薄膜圖案。

根據本發明的實施方式，閃存可以包含半導體襯底、形成于該半導體襯底之上和/或上方的第一氧化膜、形成于該第一氧化膜之上和/或上方并且掩埋金屬氧化物晶體的第二氧化膜，以及形成于該第二氧化膜之上和/或上方的柵極。

附圖說明

圖1到圖6的實施例示出了根據本發明的實施方式制造閃存的方法；

圖7的實施例示出了根據本發明實施方式的閃存；

圖8的實施例示出了形成的具有點圖案的掩模。

具體實施方式

根據本發明的實施方式，每層(薄膜)、區、圖案或結構能夠形成于另一個層(薄膜)、區、襯底、圖案的“之上/上面(above)/上方(over)/上部(upper)”或“之下/下面/下方/下部”意在說明每層(薄膜)、區、襯墊或結構與每層(薄膜)、區、襯墊、圖案直接接觸形成。可選地，根據本發明的實施方式，意指在他們之間額外地形成了不同的層(薄膜)、不同的區、不同的襯墊、不同的圖案或不同的結構。

如圖1的實施例示出，器件絕緣薄膜11和源/漏區12能夠形成于半導體襯底10中。隨后第一氧化膜20在含有硅晶片的半導體襯底10之上或上方形成。半導體襯底10可以是P型半導體襯底或N型半導體襯底。P型半導體襯底可以利用P型摻雜劑的低離子濃度摻雜形成。N型半導體襯底可使用N型摻雜劑的低離子濃度摻雜形成。第一氧化膜20可通過半導體襯底10的氧化形成且具有約60到100范圍內的厚度。

金屬薄膜30可以形成于第一氧化膜20之上或上方。金屬薄膜30可為鎳薄膜、鈦薄膜以及鈷薄膜中的至少其中之一。金屬薄膜30可以形成具有約40到60范圍內的厚度。金屬薄膜30可以形成具有約50的厚度。

如圖2的實施例示出，光刻膠薄膜40可以涂覆于金屬薄膜30之上或上方。光刻膠薄膜40可以是正性或負性光刻膠薄膜。如圖3的實施例示出，隨后使用諸如步進機的曝光設備形成光刻膠圖案41，利用光刻膠圖案投射并暴露光刻膠薄膜40。可選地，光刻膠圖案41可使用離子注入而不是曝光以及顯影來形成光刻膠圖案41。

如圖8的實施例示出，在隨后的工藝中，光刻膠圖案41可以使用具有點圖案3的掩模形成具有直徑約為100到500的基本為環形的金屬薄膜圖案。意味著，可以形成點圖案3，使得其半徑在約100到500的范圍內并且內部圖案間隔(I)至少大于點圖案3的直徑。