[發(fā)明專利]半導(dǎo)體器件及其制造方法

無效

• 申請?zhí)枺?/td>: 200710168005.5
• 申請日: 2007-10-31
• 公開（公告）號: CN101312196A
• 公開（公告）日: 2008-11-26
• 發(fā)明（設(shè)計）人: 車宣龍
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/552;H01L21/8242;H01L21/762
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 彭久云

1.一種可用來防止由于鄰近存儲節(jié)點的電壓而導(dǎo)致的柵極的閾值電壓降低的半導(dǎo)體器件，該器件包括：

半導(dǎo)體基板，具有有源區(qū)和器件隔離區(qū)，該器件隔離區(qū)界定該有源區(qū)，該有源區(qū)包含柵極區(qū)和存儲節(jié)點接觸區(qū)；

器件隔離結(jié)構(gòu)，形成于該器件隔離區(qū)中以界定該有源區(qū)，并且在該器件隔離結(jié)構(gòu)中具有屏蔽層；

柵極，形成于該半導(dǎo)體基板的柵極區(qū)中；

存儲節(jié)點接觸插塞，與指定給柵極的摻雜區(qū)電耦合；及

存儲節(jié)點，與該存儲節(jié)點接觸插塞電耦合，該存儲節(jié)點被構(gòu)建為與柵極共同運作以并存儲信息，

其中該屏蔽層的厚度相應(yīng)于該器件隔離結(jié)構(gòu)厚度的四分之一到二分之一。

2.如權(quán)利要求1的半導(dǎo)體器件，其中該器件隔離結(jié)構(gòu)包括該屏蔽層和介電材料，該介電材料圍繞該屏蔽層。

3.如權(quán)利要求2的半導(dǎo)體器件，其中該介電材料包含使用第一沉積法而形成的底層，和使用第二沉積法而形成的側(cè)壁層。

4.如權(quán)利要求3的半導(dǎo)體器件，其中該第一和第二沉積法是相同的沉積法，該底層和側(cè)壁層同時形成。

5.如權(quán)利要求3的半導(dǎo)體器件，其中第一和第二沉積法是不同的沉積法。

6.如權(quán)利要求3的半導(dǎo)體器件，其中該底層使用旋涂介電(SOD)法或旋涂式玻璃(SOG)法而形成，該側(cè)壁層使用高密度等離子體(HDP)法或原子層沉積(ALD)法而形成。

7.如權(quán)利要求1的半導(dǎo)體器件，其中該屏蔽層包含多晶硅。

8.如權(quán)利要求1的半導(dǎo)體器件，其中該屏蔽層包含N型多晶硅層。

9.如權(quán)利要求1的半導(dǎo)體器件，其中該屏蔽層被放置于該器件隔離結(jié)構(gòu)的四分之一到四分之三的深度處。

10.如權(quán)利要求1的半導(dǎo)體器件，其中該屏蔽層與半導(dǎo)體基板的整個器件隔離區(qū)整合連接。

11.如權(quán)利要求1的半導(dǎo)體器件，其中該屏蔽層被施加0伏特的電壓。

12.如權(quán)利要求1的半導(dǎo)體器件，其中該柵極是凹陷式柵極。

13.一種制造能防止由于鄰近存儲節(jié)點的電壓而導(dǎo)致的柵極的閾值電壓降低的半導(dǎo)體器件的方法，包括：

設(shè)置具有有源區(qū)和隔離區(qū)的半導(dǎo)體基板，該隔離區(qū)界定該有源區(qū)；

在該隔離區(qū)中形成器件隔離結(jié)構(gòu)，該器件隔離結(jié)構(gòu)包含屏蔽層和圍繞該屏蔽層的介電層；

在該有源區(qū)中形成柵極和第一和第二摻雜區(qū)，該第一和第二摻雜區(qū)被指定給柵極；及

在該有源區(qū)形成存儲節(jié)點，鄰近該柵極的存儲節(jié)點被構(gòu)建為與柵極共同運作以存儲信息，

其中該屏蔽層的厚度相應(yīng)于該器件隔離結(jié)構(gòu)厚度的四分之一到二分之一。

14.如權(quán)利要求13的方法，其中形成該器件隔離結(jié)構(gòu)的步驟包括：

在該半導(dǎo)體基板中界定溝槽；

在該溝槽中形成底層和側(cè)壁層；

在溝槽中和底層上方形成該屏蔽層；及

在該屏蔽層上形成頂層，用以填充該溝槽，

其中所述底層和所述側(cè)壁層是所述介電層。

15.如權(quán)利要求14的方法，其中該底層和側(cè)壁層使用不同的沉積法而形成。

16.如權(quán)利要求15的方法，其中該底層使用旋涂式介電(SOD)法或旋涂式玻璃(SOG)法而形成，該側(cè)壁層使用高密度等離子體法或原子層沉積法而形成。

17.如權(quán)利要求14的方法，其中該底層于該側(cè)壁層之前形成，該方法又包括蝕刻該側(cè)壁層以暴露該底層。

18.如權(quán)利要求14的方法，其中形成該屏蔽層的步驟包括：

將該屏蔽層沉積于該底層上；及

蝕刻該屏蔽層，以確保該溝槽的上部沒有被屏蔽層填充。

19.如權(quán)利要求18的方法，其中該屏蔽層包含多晶硅層。

20.如權(quán)利要求19的方法，其中該多晶硅層包括N型多晶硅層。

21.如權(quán)利要求13的方法，其中該屏蔽層形成而與該半導(dǎo)體基板的整個隔離區(qū)整合連接。

22.如權(quán)利要求13的方法，其中該屏蔽層被施加0伏特的電壓。