[發明專利]薄膜晶體管陣列面板及其制造方法

無效

• 申請號: 200710167911.3
• 申請日: 2007-10-26
• 公開（公告）號: CN101320739A
• 公開（公告）日: 2008-12-10
• 發明（設計）人: 趙容奭
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L23/522;H01L21/84;H01L21/768;G02F1/1362
• 代理公司: 北京市柳沈律師事務所
• 代理人: 張波;陶鳳波

1.一種薄膜晶體管陣列面板，包括：

絕緣基板；

多個柵極線，形成于所述基板上，其中每個所述柵極線包括多個柵電極；

多個數據線，交叉所述柵極線且與所述柵極線之間絕緣，其中每個所述數據線包括多個源電極；

多個漏電極，面對所述源電極；

絕緣層，形成于所述柵極線、數據線和漏電極上；以及

多個像素電極，形成于所述絕緣層上并連接至所述漏電極，

其中所述絕緣層具有開口或溝槽，且所述開口或溝槽設置在所述絕緣層的沒有被所述像素電極覆蓋的部分中。

2.如權利要求1所述的薄膜晶體管陣列面板，其中所述絕緣層由有機絕緣材料制成。

3.如權利要求1所述的薄膜晶體管陣列面板，還包括設置在相鄰的像素電極之間并與所述開口或溝槽重疊的光阻擋層。

4.如權利要求3所述的薄膜晶體管陣列面板，其中所述光阻擋層由與所述柵極線相同的層制成而不與所述柵極線重疊。

5.如權利要求4所述的薄膜晶體管陣列面板，其中所述光阻擋層與所述數據線重疊。

6.如權利要求1所述的薄膜晶體管陣列面板，還包括形成于所述絕緣層下面并覆蓋所述柵極線、數據線和漏電極的鈍化層。

7.如權利要求6所述的薄膜晶體管陣列面板，其中所述鈍化層和所述絕緣層具有多個接觸孔從而連接所述像素電極至所述漏電極。

8.如權利要求1所述的薄膜晶體管陣列面板，其中所述像素電極包括由透明導電材料制成的透明電極和由反射材料制成的反射電極。

9.如權利要求8所述的薄膜晶體管陣列面板，其中所述絕緣層具有凹凸的表面。

10.如權利要求9所述的薄膜晶體管陣列面板，其中由像素電極占據的像素區域包括僅被透明電極占據的第一區域和被透明電極和反射電極占據的第二區域。

11.一種制造TFT陣列面板的方法，包括：

在絕緣基板上形成第一導電層并由該導電層構圖柵極線；

在所述第一導電層上形成柵極絕緣層；

在所述柵極絕緣層上形成本征層；

在所述本征層上形成非本征層；

在所述非本征層上形成第二導電層并由所述第二導電層構圖數據線；

在所述第二導電層上形成絕緣層；

在所述絕緣層上形成像素電極；以及

通過除去所述絕緣層的沒有被所述像素電極覆蓋的部分形成溝槽。

12.如權利要求11所述的方法，還包括：

在形成所述絕緣層之前在所述第二導電層上形成鈍化層。

13.如權利要求12所述的方法，其中所述鈍化層由氮化硅或氧化硅制成。

14.如權利要求11所述的方法，其中所述本征和非本征層由a-Si或多晶硅制成。

15.如權利要求11所述的方法，其中所述柵極絕緣層以至的厚度沉積。

16.如權利要求11所述的方法，還包括：

在相鄰的像素電極之間形成光阻擋層并與溝槽重疊。

17.如權利要求11所述的方法，還包括：

由所述第一導電層構圖柵電極和存儲電極。

18.如權利要求11所述的方法，還包括：

由所述非本征層構圖非本征半導體條和由所述本征層構圖本征半導體條。

19.如權利要求11所述的方法，還包括：

由所述第二導電層構圖源電極和漏電極。

20.如權利要求11所述的方法，還包括：

在所述絕緣層上壓印圖案。