[發(fā)明專利]非易失性多位存儲(chǔ)器件、其制造方法及其操作方法

有效

• 申請?zhí)枺?/td>: 200710166885.2
• 申請日: 2007-10-23
• 公開（公告）號(hào): CN101170122A
• 公開（公告）日: 2008-04-30
• 發(fā)明（設(shè)計(jì)）人: 賴二琨;何家驊;謝光宇
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): H01L27/24
• 分類號(hào): H01L27/24;H01L23/522;H01L21/82;H01L21/768;G11C11/56;G11C16/06
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波

技術(shù)領(lǐng)域

本發(fā)明涉及一種非易失性存儲(chǔ)器、及其制造方法與操作方法，且特別涉及一種適于建構(gòu)大尺寸超小型存儲(chǔ)系統(tǒng)的器件、及其制造方法與操作方法。

背景技術(shù)

隨著非易失性存儲(chǔ)器件，特別是快閃存儲(chǔ)器件，對于穩(wěn)定度、密集度以及可靠度需求的增加，使得許多不同的器件相繼問世。目前有一種非常有用的技術(shù)可與動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)匹敵，其存儲(chǔ)器單元可以在兩種或多種狀態(tài)之間轉(zhuǎn)變，其各狀態(tài)具有特征阻抗準(zhǔn)位。在狀態(tài)之間轉(zhuǎn)變的能力，可以輕易轉(zhuǎn)換為顯示兩種阻抗準(zhǔn)位的能力，其可以輕易地等于邏輯值0或1。

目前已有許多的材料可以用于此種存儲(chǔ)器應(yīng)用。其中之一種是稱為硫?qū)倩衔锏牟牧希渲辽倬哂袃蓚€(gè)固相。這些材料可以通過施加適合用于集成電路的準(zhǔn)位的電流來產(chǎn)生相變。一般非結(jié)晶固相(generally?amorphous?solidstate)的阻值高于一般結(jié)晶固相的阻值，其可快速感測指示出數(shù)據(jù)。這一些特性已經(jīng)被研究使用來作為可編程阻抗材料，以形成可被讀取、寫入以及隨機(jī)存取的非易失性存儲(chǔ)器電路。

從非晶相轉(zhuǎn)變到結(jié)晶相一般是在低電流下操作。從結(jié)晶相改變到非晶相，此處作為重置，一般是在高電流下操作，其包括一個(gè)短而高電流密度脈沖以熔化或破壞結(jié)晶結(jié)構(gòu)，之后，相變材料很快冷卻，終止相變程序，允許至少一部分的相變結(jié)構(gòu)穩(wěn)定于非晶態(tài)。一般都希望能使得相變材料由結(jié)晶態(tài)轉(zhuǎn)變?yōu)榉蔷B(tài)的重置電流的大小愈小愈好。重置電流的大小可以通過減少存儲(chǔ)單元中相變材料單元的尺寸來減少，以期能以小的絕對電流值通過相變材料單元，來達(dá)到較高的電流密度。

目前發(fā)展的方向是在集成電路結(jié)構(gòu)中形成小孔洞，再以少量的可編程化阻抗材料來填充小孔洞。有關(guān)小孔洞的發(fā)展的專利包括：Ovshinsky于1997年11月11日核準(zhǔn)的名稱為“具有錐形接觸窗的多位單胞存儲(chǔ)器單元”的美國專利第5,687,112號(hào)；Zahorik等人于1998年8月4日獲準(zhǔn)的名稱為“硫?qū)倩?!-- SIPO -->合物的存儲(chǔ)器件”的美國專利第5,789,277號(hào)；Doan等人于2000年11月21日獲準(zhǔn)的名稱為“可控制Ovnic相變半導(dǎo)體存儲(chǔ)器件”的美國專利第6,150,253號(hào)。

在制造小尺寸元件以及符合大尺度存儲(chǔ)器件的嚴(yán)格規(guī)格在工藝上所產(chǎn)生的變異，會(huì)衍生一些問題。再者，隨著電容量的增加，元件尺寸縮小，業(yè)界已到達(dá)一領(lǐng)域，其受物理限制，如原子尺寸，因而阻礙了未來的發(fā)展。因此，需要持續(xù)發(fā)展一種優(yōu)選的技術(shù)，以在間距減少下增加存儲(chǔ)器的效能。

發(fā)明內(nèi)容

本發(fā)明是提供一種存儲(chǔ)器件及其制造方法，其可以在間距減少下增加存儲(chǔ)器的效能。

本發(fā)明是提供一種存儲(chǔ)器件的制造方法，其可以在間距減少下增加存儲(chǔ)器的效能。

本發(fā)明是提供一種存儲(chǔ)器件的操作方法，其可以在間距減少下增加存儲(chǔ)器的效能。

本發(fā)明一方面是提供一種存儲(chǔ)器件，其可選擇性顯示第一和第二邏輯準(zhǔn)位。其包括：第一導(dǎo)電材料，具有第一表面，且其上有第一存儲(chǔ)層；第二導(dǎo)電材料，具有第二表面，且其上有第二存儲(chǔ)層；連結(jié)導(dǎo)電層，連接第一和第二存儲(chǔ)層且電性接觸，其中第一存儲(chǔ)層的截面積小于第二存儲(chǔ)層的截面積。

本發(fā)明提供一種選擇存儲(chǔ)器單元的邏輯狀態(tài)的方法，此存儲(chǔ)器單元延伸至位線b1和b2之間且具有彼此成直角的RRAM單元，此RRAM單元是由L型導(dǎo)電連結(jié)構(gòu)件構(gòu)成，且其中的第一存儲(chǔ)層的截面積小于第二存儲(chǔ)層的截面積。此方法包括：在位線b1施加電壓V1，并在位線b2施加電壓V2，其中電壓V1和V2超過各存儲(chǔ)器單元的重置電壓；以及通過施加選擇的準(zhǔn)位V1和V2，從第一、第二、第三以及第四存儲(chǔ)器單元邏輯準(zhǔn)位中選擇其一。

本發(fā)明又提出一種存儲(chǔ)器件，其包括第一導(dǎo)電材料、第二導(dǎo)電材料與連結(jié)導(dǎo)電層。第一導(dǎo)電材料，具有第一表面，且其上有第一存儲(chǔ)層；第二導(dǎo)電材料，具有第二表面，且其上有第二存儲(chǔ)層。第一和第二存儲(chǔ)層可選擇性顯示第一和第二邏輯準(zhǔn)位，各邏輯準(zhǔn)位相應(yīng)于該層的已知電性阻抗；連結(jié)導(dǎo)電層，連接且電性接觸第一和第二存儲(chǔ)層。第一存儲(chǔ)層的截面積小于第二存儲(chǔ)層的截面積。

本發(fā)明提出一種存儲(chǔ)器件，其包括二插塞、共源極線、導(dǎo)電材料、二第一存儲(chǔ)層、二第二存儲(chǔ)層、二連結(jié)導(dǎo)電層與位線。二插塞，位于基底上。共源極線位于二插塞之間。二字線分別位于各插塞與共源極線之間。導(dǎo)電材料位于共源極線與二字線上方，并與共源極線電性連接。二第一存儲(chǔ)層分別位于二插塞的表面上。二第二存儲(chǔ)層分別位于第一導(dǎo)電材料的側(cè)壁上，且各第二存儲(chǔ)層的截面積大于各第二存儲(chǔ)層的截面積。二連結(jié)導(dǎo)電層分別連接且電性接觸各第一和各第二存儲(chǔ)層，分別構(gòu)成存儲(chǔ)器單元。位線電性連接第一導(dǎo)電材料。