[發(fā)明專利]非易失性多位存儲(chǔ)器件、其制造方法及其操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200710166885.2
• 申請(qǐng)日: 2007-10-23
• 公開（公告）號(hào): CN101170122A
• 公開（公告）日: 2008-04-30
• 發(fā)明（設(shè)計(jì)）人: 賴二琨;何家驊;謝光宇
• 申請(qǐng)（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): H01L27/24
• 分類號(hào): H01L27/24;H01L23/522;H01L21/82;H01L21/768;G11C11/56;G11C16/06
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波

1.一種存儲(chǔ)器件，包括：

第一導(dǎo)電材料，具有第一表面，其上有第一存儲(chǔ)層；

第二導(dǎo)電材料，具有第二表面，其上有第二存儲(chǔ)層；以及

連結(jié)導(dǎo)電層，連接該第一和該第二存儲(chǔ)層且電性接觸，

其中該第一存儲(chǔ)層的截面積小于該第二存儲(chǔ)層的截面積。

2.如權(quán)利要求1所述的元件，其中該存儲(chǔ)器件的邏輯準(zhǔn)位選自第一、第二、第三以及第四邏輯準(zhǔn)位。

3.一種選擇存儲(chǔ)器單元的邏輯狀態(tài)的方法，該存儲(chǔ)器單元延伸至位線b1和b2之間且具有彼此成直角的RRAM單元，該RRAM單元是由L型導(dǎo)電連結(jié)構(gòu)件構(gòu)成，且其中的第一存儲(chǔ)層的截面積小于第二存儲(chǔ)層的截面積，該方法包括：

在該位線b1施加電壓V1，并于該位線b2施加電壓V2，該電壓V1和V2超過各該存儲(chǔ)器單元的重置電壓；以及

通過施加選擇的準(zhǔn)位V1和V2，從第一、第二、第三以及第四存儲(chǔ)器單元邏輯準(zhǔn)位中選擇其一。

4.如權(quán)利要求3所述的選擇存儲(chǔ)器單元的邏輯狀態(tài)的方法，其中該存儲(chǔ)器單元邏輯準(zhǔn)位由重置邏輯準(zhǔn)位改變?yōu)閮晌贿壿嫓?zhǔn)位3，通過在位線施加一電壓，使得各該存儲(chǔ)層的電壓超過各層的V_SET。

5.如權(quán)利要求3所述的選擇存儲(chǔ)器單元的邏輯狀態(tài)的方法，其中該存儲(chǔ)器單元邏輯準(zhǔn)位由重置邏輯準(zhǔn)位改變?yōu)閮晌辉壿嫓?zhǔn)位2，通過在位線施加一電壓，使得該第一存儲(chǔ)層的電壓超過各層的V_SET，并且使得該第二存儲(chǔ)層的電壓小于該層的V_SET。

6.如權(quán)利要求3所述的選擇存儲(chǔ)器單元的邏輯狀態(tài)的方法，其中該存儲(chǔ)器單元邏輯準(zhǔn)位由兩位元邏輯準(zhǔn)位3改變?yōu)閮晌辉壿嫓?zhǔn)位1，通過在位線施加一電壓，使得該第一存儲(chǔ)層的電壓的絕對(duì)值超過各層的V_RESET，并且使得該第二存儲(chǔ)層的電壓的絕對(duì)值小于該層的V_RESET。

7.一種存儲(chǔ)器件，包括：

第一導(dǎo)電材料，具有第一表面，且其上有第一存儲(chǔ)層；

第二導(dǎo)電材料，具有第二表面，且其上有第二存儲(chǔ)層；

其中各該存儲(chǔ)層可選擇性顯示第一和第二邏輯準(zhǔn)位，各邏輯準(zhǔn)位相應(yīng)于該層的已知電性阻抗；以及

連結(jié)導(dǎo)電層，連接該第一和該第二存儲(chǔ)層，且電性接觸，

其中該第一存儲(chǔ)層的截面積小于該第二存儲(chǔ)層的截面積。

8.一種存儲(chǔ)器件，包括：

至少二插塞，位于基底上；

至少一共源極線，位于該至少二插塞之間；

至少二字線，分別位于各該至少二插塞與該至少一共源極線之間；

導(dǎo)電材料，位于該至少一共源極線與該至少二字線上方，并與該至少一共源極線電性連接；

至少二第一存儲(chǔ)層，分別位于該至少二插塞的表面上；

至少二第二存儲(chǔ)層，分別位于該導(dǎo)電材料的側(cè)壁上，且各該第二存儲(chǔ)層的截面積大于各該第一存儲(chǔ)層的截面積；

至少二連結(jié)導(dǎo)電層，分別連接且電性接觸各該至少二第一和各該至少二第二存儲(chǔ)層，分別構(gòu)成存儲(chǔ)器單元；以及

至少一位線，電性連接該導(dǎo)電材料。

9.一種存儲(chǔ)器單元單元，包括：

至少一字線，位于基底上；

介電層，位于該基底上；

插塞與共源極線，分別位于該字線兩側(cè)的該介電層中；

至少一導(dǎo)電材料，具有一截面，且位于該介電層上，與該共源極線電性連接；

第一存儲(chǔ)層，位于該插塞的表面上并與其電性接觸；

第二存儲(chǔ)層，位于該導(dǎo)電材料的該截面上并與其電性接觸，且該第二存儲(chǔ)層的截面積大于該第二存儲(chǔ)層的截面積；

至少一連結(jié)導(dǎo)電層，電性連接該第一和該第二存儲(chǔ)層；以及

位線，電性連接該導(dǎo)電材料層。

10.一種存儲(chǔ)器件的制造方法，包括：

在基底上形成介電層；

在該介電層中形成共源極線與插塞；

在介電層上形成圖案化導(dǎo)電材料，其未覆蓋該插塞但與該共源極線電性連接；

在該插塞的表面上形成第一存儲(chǔ)層；

在該圖案化導(dǎo)電材料的側(cè)壁形成第二存儲(chǔ)層；以及

形成連接該第一存儲(chǔ)層與該第二存儲(chǔ)層的連結(jié)導(dǎo)電層。