[發明專利]閃存結構的制備方法

無效

• 申請號: 200710166687.6
• 申請日: 2007-11-05
• 公開（公告）號: CN101431044A
• 公開（公告）日: 2009-05-13
• 發明（設計）人: 潘建尉;曾增文;何明佑;許延有;鐘志平;傅景鴻
• 申請（專利權）人: 茂德科技股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/76;H01L21/82;H01L21/8247;H01L21/84
• 代理公司: 北京市柳沈律師事務所
• 代理人: 許向華

技術領域

本發明關于一種閃存結構的制備方法，特別關于一種可制備寬度小于光刻工藝關鍵尺寸(Critical?Dimension，CD)的閃存結構的制備方法。

背景技術

閃存結構由于具有低功率消耗、存取迅速及存入的數據在斷電后也不會消失等優點，已經廣泛應用在筆記型電腦、電子記事薄、行動電話、數碼相機、數碼錄音筆及MP3播放器等電子產品的數據儲存上。一種典型的閃存結構具有硅-氧化硅-氮化硅-氧化硅-硅(SONOS)結構，其具有較薄的存儲單元且制作容易等優點，因而已廣泛應用于閃存結構之中。

圖1例示一習知的SONOS(硅-氧化硅-氮化硅-氧化硅-硅)型閃存結構單元10。所述閃存結構10包含硅基板12、兩個摻雜區14及16、隧穿氧化層22、氮化硅層24、氧化層26以及多晶硅層28，其中所述隧穿氧化層22、所述氮化硅層24及所述氧化層26構成氧化硅-氮化硅-氧化硅(ONO)介電堆疊結構20。所述氮化物層24可捕捉穿過所述隧穿氧化層22的電子或空穴。所述氧化層26用以避免存儲器在寫入或抹除期間，電子或空穴脫離所述氮化物層24而進入所述多晶硅層28。

當該多晶硅層28(作為柵極)被正向充電時，所述硅基板12內的電子會射入所述氮化硅層24之中。相反地，當所述多晶硅層28被負向充電時，所述氮化硅層24內的部分電子會被排斥而射入所述硅基板12而于所述氮化硅層24內形成空穴。陷于所述氮化硅層24內的電子與空穴改變所述閃存結構單元10的臨限電壓，而不同的臨限電壓代表所述閃存結構單元10儲存數據位元“0”或“1”。

所述閃存結構單元10占用硅晶體的面積取決于光刻工藝的關鍵尺寸，其是光刻工藝所能制備的最小線寬。習知技藝嘗試使用光學接近修正(OpticalProximity?Correction，OPC)、偏軸曝光(Off-axis?illumination，OAI)、相移光掩模(Phase-shift?mask)及雙重曝光(Double?exposure)等技術縮小光刻工藝的關鍵尺寸，而增加閃存的儲存密度。

發明內容

本發明的目的之一是提供一種閃存結構的制備方法，其利用間隙壁縮小蝕刻掩模的開口大小，因而得以制備寬度小于光刻工藝的關鍵尺寸的閃存結構，增加閃存的儲存密度。

為達成上述目的，本發明提出一種閃存結構的制備方法，其用以工藝閃存的淺溝槽隔離結構。首先，形成多個介電區塊于基板上并形成多個第一間隙壁于所述多個介電區塊的側壁，再利用蝕刻工藝局部去除未被所述第一間隙壁及所述介電區塊覆蓋的基板以形成多個第一溝槽于所述基板之中。之后，進行一沉積工藝以形成填滿所述第一溝槽的隔離介電層并去除所述多個介電區塊，再形成多個第二間隙壁于所述多個第一間隙壁的側壁以及利用蝕刻工藝局部去除未被所述第一間隙壁、所述第二間隙壁及所述隔離介電層覆蓋的基板以形成多個第二溝槽于所述基板之中。

根據上述目的，本發明提出一種閃存結構的制備方法，其用以制備閃存的存儲單元結構。首先，形成多個介電區塊于基板上并形成多個第一間隙壁于所述多個介電區塊的側壁，再利用蝕刻工藝局部去除未被所述第一間隙壁及所述介電區塊覆蓋的基板以形成多個第一溝槽于所述基板之中。之后，進行第一摻雜工藝以形成多個第一摻雜區于所述第一凹部底部的基板中，再進行一沉積工藝以形成填滿所述第一凹部的隔離介電層并去除所述多個介電區塊。接著，形成多個第二間隙壁于所述多個第一間隙壁的側壁，再利用蝕刻工藝局部去除未被所述第一間隙壁、所述第二間隙壁及所述隔離介電層覆蓋的基板以形成多個第二凹部于所述基板之中，并進行第二摻雜工藝以形成多個第二摻雜區于所述第二凹部底部的基板中。

本發明將所述閃存的淺溝槽隔離結構(存儲單元結構亦同)分成兩組，并利用包含間隙壁的蝕刻掩模定義兩組淺溝槽隔離結構的位置及尺寸，再采用二階段方式蝕刻工藝形成完整的淺溝槽隔離結構。具體而言，本發明利用間隙壁縮小光刻工藝定義的蝕刻掩模的開口大小，因而得以制備寬度小于關鍵尺寸的淺溝槽隔離結構，增加閃存的儲存密度。

附圖說明

圖1例示一習知的SONOS(硅-氧化硅-氮化硅-氧化硅-硅)型閃存結構單元；

圖2至圖20例示本發明第一實施的閃存結構的制備方法；以及

圖21至圖23例示本發明第二實施例的閃存結構的制備方法。

主要元件符號說明

10??????閃存單元

12??????硅基板

14??????摻雜區

16??????摻雜區

18??????載流子通道