[發明專利]閃存結構的制備方法

無效

• 申請號: 200710166687.6
• 申請日: 2007-11-05
• 公開（公告）號: CN101431044A
• 公開（公告）日: 2009-05-13
• 發明（設計）人: 潘建尉;曾增文;何明佑;許延有;鐘志平;傅景鴻
• 申請（專利權）人: 茂德科技股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/76;H01L21/82;H01L21/8247;H01L21/84
• 代理公司: 北京市柳沈律師事務所
• 代理人: 許向華

1、一種閃存結構的制備方法，包含下列步驟：

形成多個介電區塊于基板上；

形成多個第一間隙壁于所述多個介電區塊的側壁；

局部去除未被所述多個第一間隙壁及所述多個介電區塊覆蓋的基板以形成多個第一溝槽于所述基板之中；

進行一沉積工藝以形成填滿所述第一溝槽的隔離介電層；

去除所述多個介電區塊；

形成多個第二間隙壁于所述多個第一間隙壁的側壁；以及

局部去除未被所述第一間隙壁、所述第二間隙壁及所述隔離介電層覆蓋的基板以形成多個第二溝槽于所述基板之中。

2、根據權利要求1的閃存結構的制備方法，其中所述基板包含硅基板以及設置于所述硅基板上的介電結構，而所述第一溝槽的底部形成于所述硅基板之中。

3、根據權利要求1的閃存結構的制備方法，其中形成多個第一間隙壁于所述多個介電區塊的側壁的步驟包含：

形成間隙壁介電層，其覆蓋所述基板及所述多個介電區塊；以及

進行蝕刻工藝，局部去除所述間隙壁介電層以形成所述多個第一間隙壁。

4、根據權利要求3的閃存結構的制備方法，其中所述介電區塊包含氮化硅，所述間隙壁介電層包含氧化硅。

5、根據權利要求1的閃存結構的制備方法，其中所述多個介電區塊的寬度相等，且以等間距方式形成于所述基板上。

6、根據權利要求1的閃存結構的制備方法，其中所述多個介電區塊的寬度等于其間距。

7、根據權利要求1的閃存結構的制備方法，其中所述第一間隙壁及所述介電區塊構成第一蝕刻掩模，其寬度大于間距。

8、根據權利要求1的閃存結構的制備方法，其中所述第一間隙壁、所述第二間隙壁及所述隔離介電層構成第二蝕刻掩模，其寬度大于間距。

9、根據權利要求1的閃存結構的制備方法，其中所述第一間隙壁及所述介電區塊構成具有多個第一開口的所述第一蝕刻掩模，所述第一間隙壁、所述第二間隙壁及所述隔離介電層構成具有多個第二開口的所述第二蝕刻掩模，所述第二開口形成于所述第一開口之間。

10、根據權利要求1的閃存結構的制備方法，其中所述第一溝槽的寬度小于所述介電區塊的寬度。

11、一種閃存結構的制備方法，包含下列步驟：

形成多個介電區塊于基板上；

形成多個第一間隙壁于所述多個介電區塊的側壁；

局部去除未被所述第一間隙壁及所述介電區塊覆蓋的基板以形成多個第一凹部于所述基板之中；

進行第一摻雜工藝以形成多個第一摻雜區于所述第一凹部底部的基板中；

進行沉積工藝以形成填滿所述第一凹部的隔離介電層；

去除所述多個介電區塊；

形成多個第二間隙壁于所述多個第一間隙壁的側壁；

局部去除未被所述第一間隙壁、所述第二間隙壁及所述隔離介電層覆蓋的所述基板以形成多個第二凹部于所述基板之中；以及

進行第二摻雜工藝以形成多個第二摻雜區于所述第二凹部底部的所述基板中。

12、根據權利要求11的閃存結構的制備方法，其中所述基板包含硅基板以及設置于所述硅基板上的介電結構，而所述第一凹部的底部形成于所述介電結構之中。

13、根據權利要求11的閃存結構的制備方法，其中形成多個第一間隙壁于所述多個介電區塊的側壁的步驟包含：

形成間隙壁介電層，其覆蓋所述基板及所述多個介電區塊；以及

進行蝕刻工藝，局部去除所述間隙壁介電層以形成所述多個第一間隙壁。

14、根據權利要求13的閃存結構的制備方法，其中所述介電區塊包含氮化硅，所述間隙壁介電層包含氧化硅。

15、根據權利要求11的閃存結構的制備方法，其中所述多個介電區塊的寬度相等，且以等間距方式形成于所述基板上。

16、根據權利要求11的閃存結構的制備方法，其中所述多個介電區塊的寬度等于其間距。

17、根據權利要求11的閃存結構的制備方法，其中所述第一間隙壁及所述介電區塊構成第一蝕刻掩模，其寬度大于間距。