[發明專利]環路壓控振蕩器

有效

• 申請號: 200710166014.0
• 申請日: 2007-10-31
• 公開（公告）號: CN101425803A
• 公開（公告）日: 2009-05-06
• 發明（設計）人: 許幸
• 申請（專利權）人: 三星電子株式會社;三星半導體(中國)研究開發有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/08;H03K3/027;H03K5/13
• 代理公司: 北京銘碩知識產權代理有限公司
• 代理人: 郭鴻禧;韓素云

1.一種環路壓控振蕩器，包括：

偶數級延時單元，其中，

所述偶數級延時單元中的一級延時單元中的普通延時路徑的同相輸入和 反相輸入分別連接到所述一級延時單元的前一級延時單元的同相輸出和反相 輸出，其他級的延時單元中的普通延時路徑的同相輸入和反相輸入分別連接 到所述其他級的延時單元的前一級延時單元的反相輸出和同相輸出；

所述偶數級延時單元中的每級延時單元中的負延時路徑的輸入連接到所 述每級延時單元的前兩級延時單元的輸出；

所述偶數級延時單元中的每級延時單元的控制電壓輸入端和電源輸入端 分別連接到環路壓控振蕩器的輸入控制電壓端和直流電源，

其中，所述延時單元包括普通延時路徑和負延時路徑，

其中，第一PMOS管(MP1)和第二PMOS管(MP2)形成負延時路徑，第 一PMOS管(MP1)和第二PMOS管(MP2)的柵極分別作為所述負延時路徑的同 相輸入和反相輸入，第一PMOS管(MP1)和第二PMOS管(MP2)的源極與直 流電源相連，第一PMOS管(MP1)的漏極作為延時單元的反相輸出，第二 PMOS管(MP2)的漏極作為延時單元的同相輸出，

第一NMOS管(MN3)和第二NMOS管(MN4)形成普通延時路徑，第一 NMOS管(MN3)和第二NMOS管(MN4)的柵極分別作為延時單元的普通延時 路徑的同相輸入和反相輸入，第一NMOS管(MN3)和第二NMOS管(MN4)的 源極與地相連，第一NMOS管(MN3)的漏極連接到延時單元的反相輸出，第 二NMOS管(MN4)的漏極連接到延時單元的同相輸出。

2.如權利要求1所述的環路壓控振蕩器，還包括NMOS管以及提供恒 流源的電流偏置電路，其中，所述NMOS管的漏極和柵極連接到所述直流電 源，源極連接到所述恒流源以及延時單元的補償端。

3.如權利要求2所述的環路壓控振蕩器，其中，所述延時單元還包括第 三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS 管(MP6)、第三NMOS管(MN1)、第四NMOS管(MN2)，其中，

第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)和第六 PMOS管(MP6)的源極與直流電源相連；

第五PMOS管(MP5)和第六PMOS管(MP6)的柵極連接到輸入控制電壓 端；

第一PMOS管(MP1)、第三PMOS管(MP3)和第五PMOS管(MP5)的漏極 共連，并作為延時單元的反相輸出；

第二PMOS管(MP2)、第四PMOS管(MP4)和第六PMOS管(MP6)的漏極 共連，并作為延時單元的同相輸出；

第三PMOS管(MP3)和第四PMOS管(MP4)的柵極分別連接到延時單元 的同相輸出和反相輸出；

第三NMOS管(MN1)的漏極連接到延時單元的反相輸出，第四NMOS 管(MN2)的漏極連接到延時單元的同相輸出；

第三NMOS管(MN1)和第四NMOS管(MN2)的源極與地相連；

第三NMOS管(MN1)和第四NMOS管(MN2)的柵極作為延時單元的補償 端連接到所述NMOS管的源極。

4.如權利要求1所述的環路壓控振蕩器，其中，所述每級延時單元的負 延時路徑的輸入和所述每級延時單元的前兩級延時單元的輸出之間的連接可 以為反相連接也可以為不反相連接。