[發(fā)明專利]半導體集成電路

無效

• 申請?zhí)枺?/td>: 200710165724.1
• 申請日: 2007-11-06
• 公開（公告）號: CN101179073A
• 公開（公告）日: 2008-05-14
• 發(fā)明（設(shè)計）人: 永光正知;佐伯貴范
• 申請（專利權(quán)）人: 恩益禧電子股份有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;G06F17/50
• 代理公司: 中原信達知識產(chǎn)權(quán)代理有限責任公司
• 代理人: 孫志湧;陸錦華

1.一種半導體集成電路，其包括：

在半導體襯底上以第一方向排列的多個標準單元；以及

在每個所述標準單元中連接至第一電源的第一擴散層和連接至第二電源的第二擴散層，

其中所述第一擴散層與相鄰標準單元的所述第二擴散層整體地形成。

2.如權(quán)利要求1所述的半導體集成電路，其中，在所有排列的標準單元中，所述第一擴散層和所述第二擴散層的每一個寬度是恒定的。

3.如權(quán)利要求1所述的半導體集成電路，其中在所有排列的標準單元中，在該第一方向上以均勻的間隔形成多個柵電極。

4.如權(quán)利要求3所述的半導體集成電路，其中所述多個柵電極具有相同的柵長。

5.如權(quán)利要求1所述的半導體集成電路，其中每一個所述標準單元具有用以將所述第一擴散層連接至所述第一電源的第一連接部分，以及用以將所述第二擴散層連接至所述第二電源的第二連接部分，所述第一連接部分和所述第二連接部分兩者由在每個單元邊界處的相鄰的標準單元所共享。

6.如權(quán)利要求1所述的半導體集成電路，其中所述第一擴散層和/或所述第二擴散層在與所述第一方向交叉的第二方向上分離地形成。

7.如權(quán)利要求1所述的半導體集成電路，其中在所有排列的標準單元的一端設(shè)置偽MOSFET。

8.如權(quán)利要求7所述的半導體集成電路，其中在所有排列的標準單元的兩端設(shè)置偽MOSFET。