[發明專利]內埋電容元件結構及其制造方法

有效

• 申請號: 200710164048.6
• 申請日: 2007-10-11
• 公開（公告）號: CN101141849A
• 公開（公告）日: 2008-03-12
• 發明（設計）人: 王永輝;歐英德;洪志斌
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H05K1/16
• 分類號: H05K1/16;H01L23/498;H01L21/48
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽寧;張華輝

技術領域

本發明涉及一種封裝結構及其制造方法，特別是有關于一種內埋電容元件結構及其制造方法。

背景技術

內埋電容元件結構為一種依照模組的電路特性與需求，采用多層線路板封裝(Multiple?Stacked?Package；MSP)技術將電容以介電材料內埋于基板之中，借以取代已知的非內埋式陶瓷電容，來縮短電路布局、減少非內埋式被動元件的使用數量，以減少訊號傳輸距離來提升整體元件的工作性能的封裝結構。

目前所已知的內埋式電容元件主要有金屬/絕緣體/金屬(Mental-Insulator-Mental；MIM)電容與垂直指插電容(Vertically-Interdigitated-Capacitor；VIC)兩種，其中金屬/絕緣體/金屬電容是利用位于介電層上下兩片金屬來構成的電容結構，而垂直指插式電容器的結構為許多金屬平板互相交錯疊而成。

然而，由于電容元件的電容特性(電容值)與元件的介電材料的介電常數成正比，已知的內埋式電容元件所使用的介電材料無法如非內埋式陶瓷電容(通常為高溫燒結的鈦酸鋇系材料)進行高溫燒結，因此介電常數通常較非內埋式陶瓷電容低，因此所提供的電容特性也較非內埋式陶瓷電容差。即使透過此調整介電材料使用高分子/陶瓷粉體復合材料，內埋式電容元件的介電常數值仍比已知的分離式陶瓷電容要低。

為了改善內埋式電容元件的電容特性，上述二種電容元件皆需增加電容結構的疊層數目，不僅占據了有限的基板布線空間，又會使基板的厚度陡然增加。

由此可見，上述現有的內埋電容元件結構在結構與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決內埋電容元件結構存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。

有鑒于上述現有的內埋電容元件結構存在的缺陷，本發明人基于從事此類產品設計制造多年豐富的實務經驗及專業知識，并配合學理的運用，積極加以研究創新，以期創設一種新型結構的內埋電容元件結構及其制造方法，能夠改進一般現有的內埋電容元件結構，使其更具有實用性。經過不斷的研究、設計，并經反復試作樣品及改進后，終于創設出確具實用價值的本發明。

發明內容

本發明的目的在于，克服現有的內埋電容元件結構存在的缺陷，而提供一種新型結構的內埋電容元件結構及其制造方法，所要解決的技術問題是使其可以不需要增加基板厚度即可增進內埋式電容元件的電容特性，來解決已知內埋電容元件為了增加電容特性而導致基板厚度大幅增加的問題。

本發明的一目的在于提供一種內埋電容元件結構，此內埋電容元件結構包括：介電層、第一導電層、第二導電層、第一嵌板以及第二嵌板。其中介電層具有一厚度。第一導電層位于介電層的一側，且具有第一電性。第二導電層位于介電層上相對于第一導電層的另一側，且具有第二電性。第一嵌板嵌設于介電層之中，與第一導電層電性連結。第二嵌板嵌設于介電層之中，與第二導電層電性連結，且與第一嵌板相距有一段距離。

前述的內埋電容元件結構，其中該第一嵌板和該第二嵌板嵌設于該介電層的長度，實質大于該厚度的一半。

前述的內埋電容元件結構，其中該第一導電層與該第一嵌板夾具有一第一夾角角度，其夾角實質大于0°小于180°。

前述的內埋電容元件結構，其中該第一夾角的角度為90°。

前述的內埋電容元件結構，其中該第二導電層與該第二嵌板夾有角度實質大于0°小于180°的一第二夾角。

前述的內埋電容元件結構，其中該第二夾角的角度為90°。

前述的內埋電容元件結構，其中該第一嵌板與該第二嵌板相互平行。

前述的內埋電容元件結構，還包括：一第三嵌板，嵌設于該介電層之中，與該第一導電層電性連結，其中該第二嵌板位于該第一嵌板與該第三嵌板之間，且三者彼此都相距有一距離；以及一第四嵌板，嵌設于該介電層之中，與該第二導電層電性連結，其中該第三嵌板位于該第二嵌板與該第四嵌板之間，且三者彼此都相距有一距離。

前述的內埋電容元件結構，其中該第一嵌板、該第二嵌板、該第三嵌板以及該第四嵌板彼此相互平行。

本發明的另一目的在于提供一種內埋電容元件結構的制造方法，此一方法包括下述步驟：