[發(fā)明專(zhuān)利]晶體管及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710161781.2
• 申請(qǐng)日: 2007-09-26
• 公開(kāi)（公告）號(hào): CN101154662A
• 公開(kāi)（公告）日: 2008-04-02
• 發(fā)明（設(shè)計(jì)）人: 南炳虎
• 申請(qǐng)（專(zhuān)利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類(lèi)號(hào): H01L27/04
• 分類(lèi)號(hào): H01L27/04;H01L29/423;H01L21/822;H01L21/28
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 彭久云

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件，且更具體地涉及一種能夠降低漏電流的晶體管及其制造方法。

背景技術(shù)

一般來(lái)說(shuō)，晶體管包含形成于半導(dǎo)體基板上的線路中的柵電極(下文中稱(chēng)為“柵線”)，以及通過(guò)在柵電極的兩側(cè)暴露的半導(dǎo)體基板中注入n型或p型導(dǎo)電雜質(zhì)而形成的源極/漏極區(qū)。

隨著半導(dǎo)體器件的高度集成的趨勢(shì)，柵線的寬度已變得愈來(lái)愈小。柵線寬變得較小時(shí)，當(dāng)電壓從晶體管的源極被施加至漏極時(shí)，由于熱電子感應(yīng)貫穿(HEIP)效應(yīng)，故可能在柵線的端部產(chǎn)生漏電流，因而降低操作特性。

此外，柵線的端部，亦即，外圍電路區(qū)中毗鄰器件隔離層的邊緣部，形成為具有比有源區(qū)中的柵線寬度還寬的寬度的垂片形狀(tab?form)，以防止該漏電流由于HEIP效應(yīng)而產(chǎn)生。

圖1A到1C為用于解釋傳統(tǒng)晶體管的示意圖。圖1B與1C為沿著圖1A中線A-A’與B-B’取的晶體管剖面圖。

參照?qǐng)D1A到1C，傳統(tǒng)晶體管包括在半導(dǎo)體基板的有源區(qū)10上以指定間隔設(shè)置的柵線20。與毗鄰器件隔離區(qū)的有源區(qū)10接觸的每一柵線20的端部30形成為垂片形狀，該垂片形狀具有比柵線20的線寬還寬的寬度。將連接到源極/漏極區(qū)的接觸電極40設(shè)置于柵線20之間的有源區(qū)10上。在此，該器件隔離區(qū)(未示出)為除了有源區(qū)10以外的剩余區(qū)域。

在具有上述配置的晶體管中，柵線20(示于圖1C)的端部30形成為垂片形狀，該垂片形狀具有比設(shè)置于有源區(qū)10(示于圖1B)上的柵線20的線寬還寬的寬度。亦即，與毗鄰器件隔離區(qū)的有源區(qū)10接觸的柵線20端部30形成為具有大的寬度的垂片形狀，以減少當(dāng)電壓從晶體管的源極施加至漏極時(shí)，由于HEIP效應(yīng)而在外圍電路區(qū)中柵線20的端部30上產(chǎn)生的漏電流。

然而，需要用于垂片的額外空間，以形成具有大寬度的垂片形狀的柵線20的端部30，因而增加器件芯片的整體尺寸。因此，降低器件集成度。

發(fā)明內(nèi)容

在一個(gè)方面中，本發(fā)明提供一種晶體管，其通過(guò)將端部形成為臺(tái)階部(stepped?portion)并增加溝道長(zhǎng)度，能夠最小化在置為毗鄰器件隔離層的柵線的端部上產(chǎn)生的漏電流。

在另一方面中，本發(fā)明提供一種用以晶體管的制造方法，該方法可以通過(guò)增加溝道長(zhǎng)度來(lái)最小化在置為毗鄰器件隔離層的柵線的端部上所產(chǎn)生的漏電流。

依據(jù)本發(fā)明的一個(gè)方面，晶體管包含：包含由器件隔離層界定的有源區(qū)的半導(dǎo)體基板；在該半導(dǎo)體基板的有源區(qū)上隔開(kāi)特定間隔的柵線；及在與該柵線的端部接觸的該半導(dǎo)體基板中蝕刻至特定深度的凹結(jié)構(gòu)的溝槽。

在該晶體管中，該凹結(jié)構(gòu)的溝槽優(yōu)選地形成為矩形形狀并置于半導(dǎo)體基板的有源區(qū)的端部中。此外，優(yōu)選地，此凹結(jié)構(gòu)的溝槽置為毗鄰器件隔離層。

優(yōu)選地，該柵線的端部具有T形剖面。

此晶體管優(yōu)選地還包含形成于該柵線的兩側(cè)上的接觸區(qū)。

至少一條該柵線優(yōu)選地包含在外圍電路區(qū)中的NMOS晶體管或PMOS晶體管內(nèi)。

依據(jù)本發(fā)明的另一方面，晶體管包含：包含由器件隔離層界定的有源區(qū)的半導(dǎo)體基板；在該半導(dǎo)體基板的有源區(qū)上隔開(kāi)特定間隔的柵線；及凸形結(jié)構(gòu)的突出物，在與該柵線的端部接觸的部分內(nèi)從該半導(dǎo)體基板的表面突出特定高度。

在此晶體管中，該凸形結(jié)構(gòu)的突出物優(yōu)選地形成為矩形形狀，并置于半導(dǎo)體基板的有源區(qū)的端部中。此外，該凸形結(jié)構(gòu)的突出物優(yōu)選地置為毗鄰器件隔離層。

優(yōu)選地，該柵線的端部具有反U形剖面，該凹陷的剖面面對(duì)半導(dǎo)體基板。

該晶體管優(yōu)選地還包含形成于柵線的兩側(cè)上的接觸區(qū)。

至少一條該柵線優(yōu)選地包含于外圍電路區(qū)中的NMOS晶體管或PMOS晶體管內(nèi)。

依據(jù)本發(fā)明的再一方面，一種晶體管的制造方法包含：在包含單元區(qū)與外圍電路區(qū)的半導(dǎo)體基板中形成器件隔離層；在該外圍電路區(qū)中的有源區(qū)的端部?jī)?nèi)形成凹結(jié)構(gòu)的溝槽；及形成與該凹結(jié)構(gòu)的溝槽嚙合的柵線。

在該晶體管的制造方法中，形成凹結(jié)構(gòu)的溝槽優(yōu)選地可包含形成光敏抗蝕劑膜圖案，以覆蓋半導(dǎo)體基板的單元區(qū)并露出外圍電路區(qū)中毗鄰器件隔離層的有源區(qū)；及通過(guò)光敏抗蝕劑膜圖案的掩模蝕刻該外圍電路區(qū)中的該露出區(qū)，以形成該凹結(jié)構(gòu)的溝槽。

該形成凹溝槽的步驟優(yōu)選地包含形成光敏抗蝕劑膜圖案，以在半導(dǎo)體基板的單元區(qū)中露出用于形成凹陷溝道的區(qū)域，并在外圍電路區(qū)中露出毗鄰該器件隔離層的有源區(qū)；及使用光敏抗蝕劑膜圖案的掩模執(zhí)行蝕刻工藝，以在單元區(qū)中形成凹陷溝道并在外圍電路區(qū)中形成凹結(jié)構(gòu)的溝槽。