[發明專利]器件和制造集成電路的方法

有效

• 申請號: 200710161615.2
• 申請日: 2002-10-25
• 公開（公告）號: CN101444993A
• 公開（公告）日: 2009-06-03
• 發明（設計）人: S·多德;F·R·布賴恩特;P·I·米庫蘭
• 申請（專利權）人: 惠普公司
• 主分類號: B41J2/14
• 分類號: B41J2/14;B41J2/16;B41J2/045
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 王小衡

本申請是申請日為2002年10月25日、申請號是02147052.9、發明名稱是“器件和制造集成電路的方法”的申請的分案申請。?

背景技術

許多現代器件都有在一襯底上淀積多層集成電路的電子元件。這些層通常是結合襯底的表面半導電性，具有不同的電子和物理特性，且由它們彼此關聯的定位組合成邏輯電路。?

建立多層集成電路的工藝包括多道工序。通常，用一個半導體特性塊或“模(die)”作為開始點。這個模，通常是硅晶體，但是有時也是砷化鎵，鍺或其它有半導體特性的物質，“摻”以少量雜質用來提高導電性。模的不同表面區可以被反相(是從提供電荷的雜質或接受電荷的雜質方面來講)摻雜，以產生最基本的晶體管元件。可以通過摻雜介質掩模或模表面層的后摻雜刻蝕來實現表面摻雜區的空間排布。?

多個其它層可以加到這樣的一個集成電路上：它包括有源晶體管的柵電極層，用于傳輸電子信號的導電層，用于隔離元件或提供電阻的絕緣層，用于化學上保護元件的鈍化層，和用于給出所需機械特性電路的物理層。這些層可以有不同的水平布置，并且通常能夠通過淀積，掩模和/或刻蝕增加。?

然而，有時制作多層集成電路的一些工序會受到在其它工序中生成的元件的干擾。例如，化學刻蝕工序利用了電化學反應，這些反應會受到其它層的電特性的干擾，或在其它層里引起化學分解。這些副作用使周圍的設計變得困難，另外還會要求一些不必要的制造工序且通常會增加成本。這些副作用的來源經常是未知的。?

發明內容

本發明的一個實施例與具有屏蔽單元的集成電路有關。本發明的其他實施例可以從說明書中，包括權利要求書，清楚地看到。?

附圖說明

通過實例且不局限它，利用附圖闡述本發明，附圖中相同標號表示相同部分且其中：?

圖1是一個可用于噴墨打印頭典型集成電路剖面圖的實施例；?

圖2是一個集成電路水平剖面圖的實施例；?

圖3是一個典型槽饋打印頭剖面圖的實施例；?

圖4是一個典型槽饋打印頭一部分平面圖的實施例；?

圖5是一個在鉆前硅刻蝕發生之后，鉆槽之前穿過槽區的典型槽饋打印頭的剖面圖的實施例；?

圖6是一個在鉆前硅刻蝕發生之后，鉆槽之前穿過槽區的典型槽饋打印頭600的剖面圖的實施例；和?

圖7是一個典型槽饋打印頭一部分平面圖的實施例。?

具體實施方式

總的來說，所描述的是改進的集成電路和制造它們的方法。在下面的描述中，出于說明目的，為全面理解典型的實施例，闡述了許多具體細節。然而，在特定的境況下，可以無需這些具體細節實現本發明，這一點是本領域的技術人員都可以明白的。?

基于本發明的半導體實施例和生產他們的方法可應用于種類廣泛的技術和材料。盡管本說明用硅襯底為例，但它并不局限于采用硅襯底的器件或方法，還可以用于用來生成集成電路的其它材料，包括砷化鎵和鍺但并不局限于它們。而且，盡管基于本發明實施例的一些器件示為包括了一些具體n和p型區，但是應該清楚的知道，這里的技術同樣適用于各種區的導電性反相的半導體器件，用以提供所闡述器件的同類器件。?

另外，為有效地繪出合適的信息，一些圖已經被擴大。例如，在一個襯底上建立多層集成電路，而此襯底比在其頂部布置的層厚幾倍并非是異常。這些頂層，假如與下面的襯底或彼此之間按比例畫出，可能太薄以至在電路里看不見，因此有時就沒有按比例示出。而且，盡管其中器件的實施例以二維示出，但應該理解，這些圖例僅僅表示了組成器件三維結構的一部分。關于集成電路實施例圖，方向“上”，意味著“上方”、“向上”、“上面”等，是指通常出現淀積層(遠離襯底模)的方向，盡管這可以不是集成電路實際使用的最終方向。?

為多種應用制造了多種類型的集成電路。這些電路有許多需要多層加工，包括將在一層里的物質加到襯底上，其中通過掩模或刻蝕工藝空間排布所加的物質。淀積、掩模和/或刻蝕工序在完成集成電路結構的過程中可以多次重復進行。?

通常，對集成電路的一層的加工能夠影響到在加工這層之前或之后經淀積的層。例如，在一些電路里，用刻蝕工序一次切割數層，此過程中觸及多種化學物質和電環境。作為另一例子，在較低層里具有特殊化學或電子特性的物質排布能夠影響在上面淀積的后一層的淀積特性、粘結性或電特性。?

從本發明的實施例可以看出通過使用屏蔽單元盡量減小這些困難，在加工過程中屏蔽單元可以使層與層之間或在層內部的干擾最小。可以預料，這些屏蔽單元可以使用在各種要求多道加工工序建立集成電路的應用中。?