[發明專利]層疊集成電路及半導體元件

有效

• 申請號: 200710161230.6
• 申請日: 2007-09-25
• 公開（公告）號: CN101335261A
• 公開（公告）日: 2008-12-31
• 發明（設計）人: 邱文智;余振華;吳文進
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065;H01L23/48;H01L23/485;H01L23/488
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳晨

1.一種層疊集成電路，包括：

第一半導體裸片，具有前側和后側，且所述第一半導體裸片包含一個或多個元件；

一個或多個硅直通孔，穿過襯底和所述第一半導體裸片的前側絕緣層；

層間介電層，位于所述第一半導體裸片的前側上，所述層間介電層具有界面和至少一個接觸插塞，所述至少一個接觸插塞實體連接所述一個或多個硅直通孔的前側，所述界面位于所述至少一個接觸插塞和所述一個或多個硅直通孔之間；

金屬間介電層，位于所述層間介電層上，其中所述金屬間介電層具有至少一個接合墊，所述至少一個接合墊電性連接所述至少一個接觸插塞；

第二半導體裸片，位于所述至少一個接合墊上，連接所述第一半導體裸片；

金屬層，位于所述第一半導體裸片的背面上，其中所述金屬層包括：

至少一個背面介電層，位于所述背面之上；以及

蝕刻停止層，位于所述至少一個背面介電層其中之一的上方；

其中所述金屬層具有至少一個背面接觸墊，所述至少一個背面接觸墊電性連接所述一個或多個硅直通孔的背面。

2.如權利要求1所述的層疊集成電路，還包括：

一個或多個導線，位于所述一個或多個硅直通孔與所述一個或多個元件之間。

3.如權利要求1所述的層疊集成電路，其中各個所述至少一個接合墊或至少一個背面接觸墊對準相對應的所述一個或多個硅直通孔中的一個。

4.一種半導體元件，包括：

襯底，所述襯底具有前側和后側，且所述襯底包括一個或多個集成電路元件；

至少一個硅直通孔，穿過所述襯底，自所述前側延伸至所述后側，且延伸至所述后側的上方；

層間介電層，位于所述襯底的前側上，其中所述層間介電層包括界面和一個或多個接觸插塞，所述一個或多個接觸插塞連接所述至少一個硅直通孔，所述界面位于所述一個或多個接觸插塞與所述至少一個硅直通孔之間；

金屬間介電層，位于所述層間介電層上，其中所述金屬間介電層包括一個或多個接合墊，所述一個或多個接合墊連接所述一個或多個所述接觸插塞；以及

保護層，位于所述襯底的后側上，其中所述保護層包括阻障層和一個或多個后側接觸墊，所述一個或多個后側接觸墊連接所述至少一個硅直通孔。

5.如權利要求4所述的半導體元件，其中所述一個或多個接觸插塞對準相對應的所述至少一個硅直通孔。

6.如權利要求4所述的半導體元件，還包括：

絕緣層，位于所述襯底的前側與所述層間介電層之間，其中所述至少一個硅直通孔穿過所述絕緣層而延伸。

7.如權利要求4所述的半導體元件，還包括：

一個或多個導線，連接所述至少一個硅直通孔和所述一個或多個集成電路元件。

8.如權利要求4所述的半導體元件，其中所述一個或多個接觸插塞的寬度為下列其中之一：

所述寬度等于所述硅直通孔的寬度；

所述寬度大于所述硅直通孔的寬度；以及

所述寬度小于所述硅直通孔的寬度。

9.一種半導體元件，包括：

一個或多個層疊裸片，每個所述層疊裸片具有整合于其中的一個或多個裝置；

至少一個硅直通孔，位于所述至少一個層疊裸片中，其中至少一個硅直通孔自所述至少一個層疊裸片的襯底的前側穿過所述襯底的后側，且延伸突出于所述后側；

前側介電層，位于所述至少一個層疊裸片的襯底的前側上；

后側介電層，位于所述至少一個層疊裸片的襯底的后側上，且所述后側介電層包括蝕刻停止層；

一個或多個接觸插塞，位于所述前側介電層和所述后側介電層之中，其中所述一個或多個接觸插塞電性連接所述至少一個硅直通孔和界面，其中所述界面位于所述一個或多個接觸插塞與所述至少一個硅直通孔之間，且所述一個或多個層疊裸片借助所述一個或多個接觸插塞而相互連接。

10.如權利要求9所述的半導體元件，其中所述一個或多個接觸插塞對準所述硅直通孔。

11.如權利要求9所述的半導體元件，其中所述蝕刻停止層包括選自下列群組的材料，所述群組由二氧化硅、氮化硅、碳化硅或氮氧化硅組成。

12.如權利要求9所述的半導體元件，還包括：一個或多個額外的介電層，形成于所述蝕刻停止層上。