[發明專利]利用低介電層填充金屬線間空隙的半導體器件的制造方法

無效

• 申請號: 200710149630.5
• 申請日: 2007-09-10
• 公開（公告）號: CN101330043A
• 公開（公告）日: 2008-12-24
• 發明（設計）人: 金贊培;李鐘旼;丁彩吾;安賢珠;李孝碩;閔盛奎
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/31;H01L21/3105
• 代理公司: 北京市柳沈律師事務所
• 代理人: 彭久云

技術領域

本發明涉及一種半導體器件的制造方法，更具體而言涉及一種能夠改善 半導體器件工作特性的半導體器件的制造方法。

背景技術

在半導體器件的制造中，金屬線用于將元件和元件以及線和線電連接。 隨著半導體器件更加高度集成，金屬線的寬度和接觸面積減小，且金屬線的 電阻(包括接觸電阻)增大。隨著金屬線和接觸插塞之間的間隔變窄，由絕 緣金屬線的絕緣層引起的寄生電容增大。

在這種情況下，已提出了用于降低金屬線的電阻和減小上述寄生電容的 各種工藝技術。例如，已經嘗試使用介電常數K不超過2.9的低于氧化硅層 介電常數3.2的低介電常數層作為絕緣層的材料來填充金屬線之間的空隙， 因為該低介電常數層也呈現出出色的空隙填充特性。

如果低介電常數層形成為填充金屬線之間的空隙，可防止產生寄生電 容，這反過來會提高半導體器件的運行速度和減小金屬線之間的串擾。

此后，將簡單描述一種利用低介電常數層填充金屬線之間空隙的傳統的 半導體器件制造方法。

在形成有包括晶體管的下層結構的半導體基板上形成層間電介質，從而 覆蓋下層結構。在層間電介質上沉積金屬層之后，通過圖案化沉積的金屬層 而形成金屬線。

低介電常數層隨后沉積在包括金屬線的層間電介質上從而覆蓋金屬線。 低介電常數層通常以旋涂方式沉積。得到的形成有低介電常數層的基板在爐 中進行熱處理。由氧化物層制成的蓋層形成在低介電常數層上。

然而，由于低介電常數層具有例如在強度和硬度方面的不良機械特性， 因此以在低介電常數層中出現裂縫或低介電常數層翹起的形式產生失效。

通過采用紫外(UV)線實行熱處理且接著在熱處理的低介電常數層上 形成由氧化物層制成的蓋層來替代在爐中進行熱處理，能在一定程度上防止 這些失效。然而，當進行熱處理時，低介電常數層的結合力減小，因此低介 電常數層會翹起或蓋層可以去除。

為了解決這個問題，提出了一種方法，其中在低介電常數層上沉積蓋層 之后采用紫外線進行熱處理。在此方法中，由于低介電常數層和蓋層之間的 Si-O交聯增強，低介電常數層的結合力得到提高。

然而，在這種情況下，因為蓋層沉積在沒有經歷熱處理的低介電常數層 上，包含在低介電常數層中的C基或H基雜質氣體釋放出來，這導致污染 用于沉積蓋層的工藝腔，由此引起不良的蓋層沉積。

因此，需要附加的清潔工藝來去除工藝腔中的雜質，由此制造半導體器 件的時間和成本增大，且制造產率下降。

發明內容

本發明的實施例涉及一種半導體器件的制造方法，其能夠改善低介電常 數層的質量。

同樣，本發明的實施例涉及一種半導體器件的制造方法，其能夠提高制 造產率。

一方面，一種半導體器件的制造方法包括如下步驟：在形成有導線的半 導體基板上形成低介電常數層；對低介電常數層進行初級紫外處理；在經歷 了初級紫外處理的低介電常數層上形成蓋層；和對包括蓋層的低介電常數層 進行次級紫外處理。

導線為柵極線、位線和金屬線中的任意一種。

在形成低介電常數層的步驟之前，該方法還包括在包括導線的半導體基 板上形成線性氧化物層的步驟。

在形成低介電常數層的步驟之后，該方法還包括烘烤低介電常數層的步 驟。

烘烤是在300～350℃的溫度下進行5～60秒。

初級紫外處理是使用具有300～500nm波長的紫外線進行3～5分鐘。

蓋層由氧化物層制成。

氧化物層是通過PE-CVD在350～450℃的溫度下形成。

次級紫外處理是使用具有170～300nm波長的紫外線進行。

另一方面，一種半導體器件的制造方法包括如下步驟：形成低介電常數 層以填充導線之間的空隙；對包含在低介電常數層的放氣源進行初級除氣； 對在初級除氣之后殘留的放氣源進行次級除氣；在經歷了次級除氣的低介電 常數層上形成蓋層；和增強低介電常數層和蓋層之間的界面內的結合。

導線為柵極線、位線和金屬線中的任意一種。

進行初級除氣的步驟是通過在300～350℃的溫度下烘烤低介電常數層 5～60秒而進行。

進行次級除氣的步驟是通過低介電常數層的紫外處理而進行。