[發(fā)明專利]快閃存儲(chǔ)器

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710148801.2
• 申請(qǐng)日: 2007-09-03
• 公開（公告）號(hào): CN101383350A
• 公開（公告）日: 2009-03-11
• 發(fā)明（設(shè)計(jì)）人: 黃信斌;蕭清南;黃仲麟
• 申請(qǐng)（專利權(quán)）人: 南亞科技股份有限公司
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波

技術(shù)領(lǐng)域

本發(fā)明涉及一種存儲(chǔ)器，特別是涉及一種NAND型快閃存儲(chǔ)器的布局及結(jié)構(gòu)，可提升存儲(chǔ)器的集成度。

背景技術(shù)

近年來(lái)，隨著可攜式電子產(chǎn)品的需求增加，快閃存儲(chǔ)器或可電子擦除可編程只讀存儲(chǔ)器(electrically?erasable?programmable?read-only?memory，以下簡(jiǎn)稱為EEPROM)的技術(shù)以及市場(chǎng)應(yīng)用也日益成熟擴(kuò)大。這些可攜式電子產(chǎn)品包括有數(shù)字相機(jī)的底片、手機(jī)、游戲機(jī)(video?game?apparatus)、個(gè)人數(shù)字助理(personal?digital?assistant，PDA)的存儲(chǔ)器、電話答錄裝置以及可編程IC等等。

快閃存儲(chǔ)器為一種非揮發(fā)性存儲(chǔ)器(non-volatile?memory)，其運(yùn)作原理乃通過改變晶體管或存儲(chǔ)單元的閾值電壓(threshold?voltage)來(lái)控制相對(duì)應(yīng)柵極溝道的開啟或關(guān)閉以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使儲(chǔ)存在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因電源中斷而消失。

一般而言，快閃存儲(chǔ)器可區(qū)分為NOR型及NAND型兩種架構(gòu)，其中NOR型快閃存儲(chǔ)器讀取快速，適合用在以編程轉(zhuǎn)換為主的編程碼快閃存儲(chǔ)器(code?fash)產(chǎn)品，而NAND型快閃存儲(chǔ)器密度較高，適合用在以存取數(shù)據(jù)為主的數(shù)據(jù)快閃存儲(chǔ)器(data?flash)。

隨著電子產(chǎn)品日漸縮小，快閃存儲(chǔ)器的集成度也必須隨之提升，因此，本發(fā)明提供一種快閃存儲(chǔ)器的布局和結(jié)構(gòu)，可提升快閃存儲(chǔ)器，其利用特殊設(shè)計(jì)的選擇柵極的導(dǎo)線布局，可以使快閃存儲(chǔ)器的體積更加縮小。

發(fā)明內(nèi)容

本發(fā)明提供一種可提升元件集成度的快閃存儲(chǔ)器的布局，包含：基底、第一有源區(qū)域，位于基底內(nèi)，其中第一有源區(qū)域上設(shè)有串接在同一行上的第一存儲(chǔ)器單元串包含多個(gè)第一儲(chǔ)存晶體管、第一選擇柵極晶體管包含第一柵極長(zhǎng)度以及第二選擇柵極晶體管包含第二柵極長(zhǎng)度，其中，第一選擇柵極晶體管包含第一水平式柵極溝道，第二選擇柵極晶體管包含第一凹入式柵極溝道，其中，該等儲(chǔ)存晶體管分別具有第三柵極長(zhǎng)度。

此外，上述的快閃存儲(chǔ)器的布局還包含第二有源區(qū)域，位于基底內(nèi)，其中第二有源區(qū)域上設(shè)有串接在同一行上的第二存儲(chǔ)器單元串包含多個(gè)第二儲(chǔ)存晶體管、第三選擇柵極晶體管包含第四柵極長(zhǎng)度以及第四選擇柵極晶體管包含第五柵極長(zhǎng)度，其中，第三選擇柵極晶體管包含第二凹入式柵極溝道，第四選擇柵極晶體管包含第二水平式柵極溝道，其中，該等儲(chǔ)存晶體管分別具有第六柵極長(zhǎng)度；其中，第一選擇柵極晶體管和該第三選擇柵極晶體管排列在同一列上，而第二選擇柵極晶體管和該第四選擇柵極晶體管排列在同一列上。

根據(jù)本發(fā)明的優(yōu)選實(shí)施例，第一柵極長(zhǎng)度、第二柵極長(zhǎng)度、第三柵極長(zhǎng)度、第四柵極長(zhǎng)度、第五柵極長(zhǎng)度以及第六柵極長(zhǎng)度為等長(zhǎng)。

本發(fā)明的選擇柵極晶體管具有凹入式柵極溝道，因此在淺溝槽隔離工藝時(shí)可提供更大的工藝寬裕度并且可以使元件集成度提升。

附圖說(shuō)明

圖1繪示本發(fā)明NAND型快閃存儲(chǔ)器的布局圖。

圖2a所繪示的本發(fā)明的NAND型快閃存儲(chǔ)器沿有源區(qū)域54所視的剖面示意圖。

圖2b所繪示的為本發(fā)明的NAND型快閃存儲(chǔ)器沿有源區(qū)域68所視的剖面示意圖。

圖2c所繪示的為本發(fā)明的NAND型快閃存儲(chǔ)器沿有源區(qū)域80所視的剖面示意圖。

圖2d所繪示的本發(fā)明的NAND型快閃存儲(chǔ)器沿有源區(qū)域92的所視的剖面示意圖。

圖3至圖5，其分別繪示本發(fā)明NAND型快閃存儲(chǔ)器的操作方式。

附圖標(biāo)記說(shuō)明

50NAND?型快閃存儲(chǔ)器

52?基底

54、66、78、90?有源區(qū)域

56、68、80、92?存儲(chǔ)器單元串

58、60、62、64?選擇柵極晶體管

70、72、74、76?選擇柵極晶體管

82、84、86、88?選擇柵極晶體管

94、96、98、100?選擇柵極晶體管

102、104、106、108?柵極導(dǎo)線

110、112?位接觸墊

114、116、118、120?雙位儲(chǔ)存晶體管單元

122、124、126、128?雙位儲(chǔ)存晶體管單元

具體實(shí)施方式

本發(fā)明NAND型快閃存儲(chǔ)器為一種雙選擇柵極晶體管(duel?SG)的存儲(chǔ)器架構(gòu)，意即，在各個(gè)存儲(chǔ)器單元串的兩端均設(shè)有兩個(gè)串聯(lián)的選擇柵極晶體管。此外，在各個(gè)存儲(chǔ)器單元串內(nèi)的每一個(gè)存儲(chǔ)器晶體管均為雙位儲(chǔ)存晶體管。